公开(公告)号：CN118693084A

公开(公告)日：2024-09-24

申请号：CN202410242089.6

申请日：2024-03-04

Applicant: 三星电子株式会社

Inventor： 金钟守 ,  姜明吉 ,  金洞院 ,  朴范璡 ,  宋寅铉 ,  庾烋旻 ,  全宥振

IPC: H01L27/088 ,  H01L27/02

Abstract: 一种集成电路装置包括：第一纳米片堆叠件，包括布置在沿第一水平方向延伸的鳍型有源区域上的多个纳米片；栅极线，在鳍型有源区域上沿第二水平方向延伸；垂直结构，接触所述多个纳米片中的每个；以及第一栅极介电层，设置在栅极线与所述多个纳米片之间以及栅极线与垂直结构之间，其中，第一栅极线包括设置在所述多个纳米片中的每个下方的第一子栅极部分，第一栅极介电层包括：设置在栅极线与所述多个纳米片之间的第一部分、以及设置在第一子栅极部分与垂直结构之间的第二部分，并且第二部分在第二水平方向上的厚度大于第一部分在垂直方向上的厚度。

公开(公告)号：CN116207100A

公开(公告)日：2023-06-02

申请号：CN202211283994.3

申请日：2022-10-20

Applicant: 三星电子株式会社

Inventor： 李豪振 ,  朴范璡 ,  李明宣 ,  赵槿汇 ,  金洞院

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 提供了一种半导体器件，所述半导体器件包括在水平的第一方向上延伸的第一有源图案至第四有源图案。第二有源图案在第一方向上与第一有源图案间隔开。第三有源图案在水平的第二方向上与第一有源图案间隔开。第四有源图案在第一方向上与第三有源图案间隔开。场绝缘层围绕第一有源图案至第四有源图案中的每个的侧壁。第一多个纳米片至第四多个纳米片分别设置在第一有源图案至第四有源图案上。第一栅电极在第二方向上延伸，与第一有源图案和第三有源图案中的每个相交，并且围绕第一多个纳米片和第三多个纳米片。第二栅电极在第二方向上延伸，与第二有源图案和第四有源图案中的每个相交，并且围绕第二多个纳米片和第四多个纳米片。

公开(公告)号：CN119153466A

公开(公告)日：2024-12-17

申请号：CN202410559158.6

申请日：2024-05-08

Applicant: 三星电子株式会社

Inventor： 朴范璡 ,  姜明吉 ,  金洞院 ,  卢昶佑 ,  全宥振

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本公开涉及半导体装置。示例的半导体装置包括：基底，包括第一区域和第二区域；第一桥接图案，在第一区域上在第一方向上延伸；第一栅极结构，在与第一方向相交的第二方向上延伸；第一外延图案，在第一栅极结构的侧表面上连接到第一桥接图案；第一内间隔件，置于基底与第一桥接图案之间和第一栅极结构与第一外延图案之间；第二桥接图案，在第二区域上在第一方向上延伸；第二栅极结构，在第二方向上延伸；第二外延图案，在第二栅极结构的侧表面上连接到第二桥接图案；以及第二内间隔件，置于基底与第二桥接图案之间和第二栅极结构与第二外延图案之间。

公开(公告)号：CN118693081A

公开(公告)日：2024-09-24

申请号：CN202410062843.8

申请日：2024-01-16

Applicant: 三星电子株式会社

Inventor： 洪承杓 ,  朴范璡 ,  梁正吉

IPC: H01L27/088 ,  H01L29/06 ,  H01L21/8234

Abstract: 提供了一种集成电路装置，所述集成电路装置包括：鳍型有源区域，在基底上沿第一横向方向延伸；器件隔离膜，覆盖鳍型有源区域的侧壁；栅极线，在鳍型有源区域和器件隔离膜上；纳米片堆叠件，在鳍型有源区域中的每个的鳍顶表面上，每个纳米片堆叠件包括至少一个纳米片并被栅极线围绕；栅极切割绝缘部分，在器件隔离膜上并在第二横向方向上面对栅极线的端侧壁；以及角绝缘间隔件，在纳米片堆叠件中的第一纳米片堆叠件与栅极切割绝缘部分之间并且在器件隔离膜与栅极线之间，第一纳米片堆叠件在第二横向方向上最接近栅极切割绝缘部分。