公开(公告)号：CN110875328A

公开(公告)日：2020-03-10

申请号：CN201910795057.8

申请日：2019-08-26

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  金庆东 ,  宋柱鹤 ,  韩智勋

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 一种三维半导体器件，包括：第一基板；在第一基板上的第二基板，第二基板包括图案部分和覆盖图案部分的板部分，板部分的宽度大于图案部分中的每个图案部分的宽度并且板部分连接到图案部分；在第一基板与第二基板之间的下部结构；在第二基板上的水平导电图案，水平导电图案在与第二基板的上表面垂直的方向上彼此间隔开地堆叠；以及在第二基板上并且具有与水平导电图案相对的侧表面的竖直结构。

公开(公告)号：CN112234069A

公开(公告)日：2021-01-15

申请号：CN202010459524.2

申请日：2020-05-27

Applicant: 三星电子株式会社

Inventor： 宋柱鹤

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 公开了一种三维半导体装置。所述三维半导体装置可以包括在第一方向上彼此分离的第一堆叠件和第二堆叠件，堆叠件中的每个包括垂直堆叠在基底上的电极。所述三维半导体装置还可以包括：垂直沟道结构，穿透电极并且连接到基底；层间绝缘层，位于垂直沟道结构的顶表面上；以及支撑图案，位于第一堆叠件与第二堆叠件的相对侧壁之间并且位于层间绝缘层中。支撑图案的底表面可以定位在比电极中的最上面的电极的顶表面的水平高的水平处。

公开(公告)号：CN112349729A

公开(公告)日：2021-02-09

申请号：CN202010776340.9

申请日：2020-08-05

Applicant: 三星电子株式会社

Inventor： 玄昇 ,  高东旭 ,  朴珠希 ,  宋柱鹤 ,  安钟善 ,  赵晟元

IPC: H01L27/11578 ,  H01L27/11563 ,  H01L27/11573

Abstract: 一种垂直半导体器件可以包括衬底、堆叠结构、绝缘中间层、缓冲图案和第一接触插塞。堆叠结构可以包括在衬底上一个堆叠在另一个上的绝缘图案和导电图案。导电图案可以在平行于衬底的上表面的第一方向上延伸，并且导电图案的边缘可以具有阶梯形状。导电图案可以包括由导电图案的暴露的上表面限定的焊盘图案。绝缘中间层可以覆盖堆叠结构。缓冲图案可以在绝缘中间层上。第一接触插塞可以穿过缓冲图案和绝缘中间层。第一接触插塞可以接触焊盘图案中的一个。缓冲图案可以减少由形成第一接触插塞引起的缺陷。