公开(公告)号：CN116344582A

公开(公告)日：2023-06-27

申请号：CN202310300354.7

申请日：2017-05-17

Applicant: 三星电子株式会社

Inventor： 吴旼哲 ,  朴世镇

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L27/088

Abstract: 公开了一种半导体器件及其制造方法。该方法包括：在衬底上形成有源图案，该衬底包括在第一方向上彼此相邻的第一逻辑单元区域和第二逻辑单元区域；以及在衬底上形成暴露有源图案的上部的器件隔离层。形成有源图案包括：形成在第一方向上彼此平行地延伸并跨过第一逻辑单元区域和第二逻辑单元区域的第一线掩模图案；在第一线掩模图案上形成上分隔掩模图案，上分隔掩模图案包括交叠第一线掩模图案中的至少两个的第一开口；从该至少两个第一线掩模图案形成第一硬掩模图案；以及蚀刻衬底以形成限定有源图案的沟槽。

公开(公告)号：CN115207120A

公开(公告)日：2022-10-18

申请号：CN202210150941.8

申请日：2022-02-18

Applicant: 三星电子株式会社

Inventor： 崔虎浚 ,  金志成 ,  吴旼哲 ,  金基一

IPC: H01L29/78 ,  H01L29/423

Abstract: 提供一种能够提高电特性和集成密度的半导体器件。该半导体器件包括：有源图案，从衬底突出，该有源图案包括在第一方向上延伸且在第二方向上彼此相对的长侧壁；下外延图案，位于衬底上，并覆盖有源图案的一部分；栅电极，位于下外延图案上，并沿有源图案的长侧壁延伸；以及上外延图案，位于有源图案上，并连接至有源图案的上表面。有源图案包括与有源图案的长侧壁连接的短侧壁，并且有源图案的短侧壁中的至少一个具有弯曲表面。

公开(公告)号：CN112652580A

公开(公告)日：2021-04-13

申请号：CN202011071412.6

申请日：2020-10-09

Applicant: 三星电子株式会社

Inventor： 孙昌佑 ,  宋昇炫 ,  金善培 ,  吴旼哲 ,  郑荣采

IPC: H01L21/8238 ,  H01L27/11 ,  H01L21/8244

Abstract: 本公开提供了形成集成电路器件的方法。所述方法可以包括：形成基板的虚设沟道区域和有源区域；在有源区域上形成底部源极/漏极区域；在虚设沟道区域的相对的侧表面上形成栅电极；以及分别在虚设沟道区域的相对的侧表面上形成第一间隔物和第二间隔物。栅电极可以包括在虚设沟道区域的相对的侧表面中的一个上的第一部分以及在底部源极/漏极区域和第一间隔物之间的第二部分。所述方法还可以包括通过用导电材料置换栅电极的第一部分而形成底部源极/漏极接触。底部源极/漏极接触可以将栅电极的第二部分电连接到底部源极/漏极区域。

公开(公告)号：CN107393921B

公开(公告)日：2023-04-18

申请号：CN201710346560.6

申请日：2017-05-17

Applicant: 三星电子株式会社

Inventor： 吴旼哲 ,  朴世镇

IPC: H01L27/04

Abstract: 公开了一种半导体器件及其制造方法。该方法包括：在衬底上形成有源图案，该衬底包括在第一方向上彼此相邻的第一逻辑单元区域和第二逻辑单元区域；以及在衬底上形成暴露有源图案的上部的器件隔离层。形成有源图案包括：形成在第一方向上彼此平行地延伸并跨过第一逻辑单元区域和第二逻辑单元区域的第一线掩模图案；在第一线掩模图案上形成上分隔掩模图案，上分隔掩模图案包括交叠第一线掩模图案中的至少两个的第一开口；从该至少两个第一线掩模图案形成第一硬掩模图案；以及蚀刻衬底以形成限定有源图案的沟槽。

公开(公告)号：CN107393921A

公开(公告)日：2017-11-24

申请号：CN201710346560.6

申请日：2017-05-17

Applicant: 三星电子株式会社

Inventor： 吴旼哲 ,  朴世镇

IPC: H01L27/04

CPC classification number: H01L27/092 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/088 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/66674 ,  H01L29/66795 ,  H01L29/7801 ,  H01L29/785 ,  H01L27/04

Abstract: 公开了一种半导体器件及其制造方法。该方法包括：在衬底上形成有源图案，该衬底包括在第一方向上彼此相邻的第一逻辑单元区域和第二逻辑单元区域；以及在衬底上形成暴露有源图案的上部的器件隔离层。形成有源图案包括：形成在第一方向上彼此平行地延伸并跨过第一逻辑单元区域和第二逻辑单元区域的第一线掩模图案；在第一线掩模图案上形成上分隔掩模图案，上分隔掩模图案包括交叠第一线掩模图案中的至少两个的第一开口；从该至少两个第一线掩模图案形成第一硬掩模图案；以及蚀刻衬底以形成限定有源图案的沟槽。