公开(公告)号：CN108538847A

公开(公告)日：2018-09-14

申请号：CN201810373088.X

申请日：2013-09-11

Applicant: 三星电子株式会社

Inventor： 刘东哲 ,  南泌旭 ,  梁俊圭 ,  李雄 ,  李宇城 ,  金振均 ,  严大弘

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种制造三维半导体存储装置的方法，所述方法包括：形成包括交替且重复地堆叠在基板上的牺牲层和绝缘层的多层结构；形成贯穿多层结构的开口，使得开口暴露基板；形成填充开口的下区域的下半导体层；在具有下半导体层的开口中形成竖直绝缘件和上半导体图案；将多层结构图案化以形成暴露基板的沟槽，使得沟槽与开口分隔开；去除被沟槽暴露的牺牲层以形成多个栅极区域；选择性地蚀刻被所述多个栅极区域中的至少最下方的栅极区域暴露的下半导体层，以形成具有凹进侧壁的下半导体图案；以及分别在所述多个栅极区域中形成栅极图案，其中，形成下半导体层的步骤包括将被开口暴露的基板用作种子来执行选择性外延生长工艺。

公开(公告)号：CN103681687B

公开(公告)日：2018-04-27

申请号：CN201310412616.5

申请日：2013-09-11

Applicant: 三星电子株式会社

Inventor： 刘东哲 ,  南泌旭 ,  梁俊圭 ,  李雄 ,  李宇城 ,  金振均 ,  严大弘

IPC: H01L27/11582 ,  H01L27/1157 ,  H01L29/51 ,  H01L29/423 ,  H01L29/04 ,  H01L29/10 ,  H01L29/792

CPC classification number: H01L27/11582 ,  H01L27/1157 ,  H01L29/04 ,  H01L29/1037 ,  H01L29/42356 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/511 ,  H01L29/7926

Abstract: 提供了一种三维（3D）半导体存储装置和一种制造该三维半导体存储装置的方法，所述装置包括：绝缘层，堆叠在基板上；水平结构，位于绝缘层之间，水平结构分别包括栅电极；竖直结构，贯穿绝缘层和水平结构，竖直结构分别包括半导体柱；以及外延图案，每个外延图案位于基板和每个竖直结构之间，其中，外延图案的最小宽度小于竖直结构中的相对应的竖直结构的宽度。

公开(公告)号：CN101577226A

公开(公告)日：2009-11-11

申请号：CN200910137129.6

申请日：2009-05-07

Applicant: 三星电子株式会社

Inventor： 康大赫 ,  金伶厚 ,  洪昌基 ,  李根泽 ,  李在东 ,  严大弘 ,  韩政男

IPC: H01L21/283 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/76843 ,  H01L21/28518 ,  H01L21/76814 ,  H01L21/76846 ,  H01L21/76855 ,  H01L23/485 ,  H01L27/24 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/00

Abstract: 本发明提供了一种形成接触结构的方法及制造半导体器件的方法。绝缘层可以形成在具有接触区的目标体上。绝缘层可以被部分蚀刻以形成暴露接触区的开口。包括硅和氧的材料层可以形成在暴露的接触区上。金属层可以形成在包括硅和氧的材料层上。包括硅和氧的材料层可以与金属层反应从而至少在接触区上形成金属氧硅化物层。导电层可以形成在金属氧硅化物层以填充开口。

公开(公告)号：CN108538847B

公开(公告)日：2022-03-29

申请号：CN201810373088.X

申请日：2013-09-11

Applicant: 三星电子株式会社

Inventor： 刘东哲 ,  南泌旭 ,  梁俊圭 ,  李雄 ,  李宇城 ,  金振均 ,  严大弘

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种制造三维半导体存储装置的方法，所述方法包括：形成包括交替且重复地堆叠在基板上的牺牲层和绝缘层的多层结构；形成贯穿多层结构的开口，使得开口暴露基板；形成填充开口的下区域的下半导体层；在具有下半导体层的开口中形成竖直绝缘件和上半导体图案；将多层结构图案化以形成暴露基板的沟槽，使得沟槽与开口分隔开；去除被沟槽暴露的牺牲层以形成多个栅极区域；选择性地蚀刻被所述多个栅极区域中的至少最下方的栅极区域暴露的下半导体层，以形成具有凹进侧壁的下半导体图案；以及分别在所述多个栅极区域中形成栅极图案，其中，形成下半导体层的步骤包括将被开口暴露的基板用作种子来执行选择性外延生长工艺。

公开(公告)号：CN103681687A

公开(公告)日：2014-03-26

申请号：CN201310412616.5

申请日：2013-09-11

Applicant: 三星电子株式会社

Inventor： 刘东哲 ,  南泌旭 ,  梁俊圭 ,  李雄 ,  李宇城 ,  金振均 ,  严大弘

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L27/1157 ,  H01L29/04 ,  H01L29/1037 ,  H01L29/42356 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/511 ,  H01L29/7926

Abstract: 提供了一种三维（3D）半导体存储装置和一种制造该三维半导体存储装置的方法，所述装置包括：绝缘层，堆叠在基板上；水平结构，位于绝缘层之间，水平结构分别包括栅电极；竖直结构，贯穿绝缘层和水平结构，竖直结构分别包括半导体柱；以及外延图案，每个外延图案位于基板和每个竖直结构之间，其中，外延图案的最小宽度小于竖直结构中的相对应的竖直结构的宽度。