公开(公告)号：CN101079422B

公开(公告)日：2012-04-18

申请号：CN200710105057.8

申请日：2007-05-22

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L27/092 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/7843 ,  H01L29/7848

Abstract: 提供了一种具有改善的晶体管操作特性和闪烁噪声特性的半导体器件及其制造方法。该半导体器件包括衬底，设置在所述衬底上的模拟NMOS晶体管和压缩应变沟道模拟PMOS晶体管。所述器件还包括分别覆盖所述NMOS晶体管和所述PMOS晶体管的第一蚀刻停止衬层(ESL)和第二ESL。在500Hz的频率，对于参考未应变沟道模拟NMOS和PMOS晶体管的闪烁噪声功率的所述NMOS和PMOS晶体管的闪烁噪声功率的相对测量小于1。

公开(公告)号：CN1645629A

公开(公告)日：2005-07-27

申请号：CN200510004622.2

申请日：2005-01-14

Applicant: 三星电子株式会社

Inventor： 李化成 ,  上野哲嗣 ,  柳载润 ,  李浩 ,  李承换 ,  金炫锡 ,  朴文汉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L29/7854

Abstract: 一种至少五侧面沟道型FinFET晶体管(鳍式场效应晶体管)，其可以包括：基底；形成在所述基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。

公开(公告)号：CN100477264C

公开(公告)日：2009-04-08

申请号：CN200510063945.9

申请日：2005-03-30

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  申东石 ,  李化成 ,  李浩 ,  李承换

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明涉及一种晶体管及其制造方法。本发明的晶体管制造方法包括在半导体衬底的{100}面的表面上形成栅图形；在所述栅图形的侧壁上形成第一隔离壁；在所述第一隔离壁上形成第二隔离壁；蚀刻所述半导体衬底的邻近所述栅图形的两侧的部分，从而形成凹陷，该凹陷包括高度低于所述表面的{100}面的底面、以及连接所述表面与所述底面的{111}面的侧面，该凹陷暴露出所述第一隔离壁和所述第二隔离壁或者所述第一隔离壁、所述第二隔离壁和所述栅图形的一部分；在所述凹陷中生长外延层；以及将杂质注入所述外延层中从而形成杂质区。

公开(公告)号：CN1738056A

公开(公告)日：2006-02-22

申请号：CN200510063945.9

申请日：2005-03-30

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  申东石 ,  李化成 ,  李浩 ,  李承换

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明涉及一种晶体管及其制造方法。本发明的晶体管包括半导体衬底，其具有{100}晶面构成的第一表面、高度比第一表面低的{100}晶面构成的第二表面、以及连接第一表面与第二表面的{111}晶面构成的侧面。栅结构形成在第一表面上。外延层形成在第二表面和侧面上。杂质区邻近栅结构的两侧形成。杂质区具有{111}面构成的侧面，从而可防止杂质区之间产生的短沟道效应。

公开(公告)号：CN100527438C

公开(公告)日：2009-08-12

申请号：CN200510004622.2

申请日：2005-01-14

Applicant: 三星电子株式会社

Inventor： 李化成 ,  上野哲嗣 ,  柳载润 ,  李浩 ,  李承换 ,  金炫锡 ,  朴文汉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L29/7854

Abstract: 一种至少五侧面沟道型FinFET晶体管(鳍式场效应晶体管)，其可以包括：基底；形成在所述基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。

公开(公告)号：CN1790743A

公开(公告)日：2006-06-21

申请号：CN200510119980.8

申请日：2005-08-22

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩 ,  申东石 ,  李承换

IPC: H01L29/78 ,  H01L29/38 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明的晶体管包括具有{100}晶面的第一表面、高度低于第一表面的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第二表面下面形成第一重掺杂杂质区。在第一表面上形成栅极结构。在第二表面和第三表面上形成外延层。在栅极结构的两侧形成第二重掺杂杂质区。第二重掺杂杂质区具有{111}晶面的侧面，从而防止在杂质区之间产生短沟道效应。

公开(公告)号：CN100573912C

公开(公告)日：2009-12-23

申请号：CN200510119980.8

申请日：2005-08-22

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩 ,  申东石 ,  李承换

IPC: H01L29/78 ,  H01L29/38 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明的晶体管包括具有{100}晶面的第一表面、高度低于第一表面的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第二表面下面形成第一重掺杂杂质区。在第一表面上形成栅极结构。在第二表面和第三表面上形成外延层。在栅极结构的两侧形成第二重掺杂杂质区。第二重掺杂杂质区具有{111}晶面的侧面，从而防止在杂质区之间产生短沟道效应。

公开(公告)号：CN101026091A

公开(公告)日：2007-08-29

申请号：CN200710100610.9

申请日：2007-02-01

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩

IPC: H01L21/04 ,  H01L21/336 ,  H01L29/36

CPC classification number: H01L21/26513 ,  H01L21/26566 ,  H01L21/2658 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一种包括杂质掺杂区的半导体器件及其形成方法。该方法包括将团簇形掺杂剂离子注入到半导体衬底中从而形成杂质注入区。对该杂质注入区进行退火工艺从而形成杂质掺杂区。

公开(公告)号：CN1825543A

公开(公告)日：2006-08-30

申请号：CN200610005732.5

申请日：2006-01-06

Applicant: 三星电子株式会社

Inventor： 申东石 ,  李化成 ,  上野哲嗣 ,  李浩 ,  李承换

IPC: H01L21/30

CPC classification number: C30B25/18

Abstract: 本发明提供了与外延工艺结合使用的原位预净化方法，其在适于导致来自暴露的半导体表面的比如原生氧化物的半导体氧化物的分解的压力和环境条件下，利用了处于或低于那些通常在随后的外延沉积期间使用的温度。减小的温度和所得到的净化的半导体表面质量趋于减小与温度相关的问题的可能性，例如不希望的扩散、自动掺杂、滑移和其他的应力问题，同时减少了总的工艺时间。在反应室内保持的压力、环境气体成分和温度的组合足以分解在硅表面上存在的半导体氧化物。例如，反应室可以被如此控制，使得在反应室内的析出氧气的浓度小于净化条件下平衡气压的约50％，或甚至小于净化条件下平衡气压的10％。

公开(公告)号：CN1828836B

公开(公告)日：2011-04-20

申请号：CN200610006728.0

申请日：2006-02-07

Applicant: 三星电子株式会社

Inventor： 李浩 ,  申东石 ,  李化成 ,  上野哲嗣 ,  李承焕

IPC: H01L21/20 ,  H01L21/322 ,  H01L29/02

CPC classification number: H01L21/3221 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02573 ,  H01L21/0262 ,  H01L27/1463 ,  H01L27/14643 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

Abstract: 在本发明的外延半导体衬底的制造方法的示范性实施例中，使用从化学气相沉积和分子束外延方法中选择的方法并在所述选择的方法中使用杂质源，以在半导体衬底上方生长吸杂层。在所述吸杂层上方形成外延层，且在所述外延层上可以形成半导体器件。