Invention Grant
- Patent Title: 一种优化的芯片级封装工艺方法
-
Application No.: CN201711388186.2Application Date: 2017-12-20
-
Publication No.: CN108269812BPublication Date: 2019-02-15
- Inventor: 曹静 , 潘震 , 胡胜
- Applicant: 武汉新芯集成电路制造有限公司
- Applicant Address: 湖北省武汉市东湖开发区高新四路18号
- Assignee: 武汉新芯集成电路制造有限公司
- Current Assignee: 武汉新芯集成电路股份有限公司
- Current Assignee Address: 430205 湖北省武汉市东湖开发区高新四路18号
- Agency: 上海申新律师事务所
- Agent 俞涤炯
- Main IPC: H01L27/146
- IPC: H01L27/146

Abstract:
本发明提供了一种优化的芯片级封装工艺方法,其中,提供一第一晶圆,包括以下步骤:于第一晶圆表面形成第一沟槽结构;于第一晶圆表面形成第二沟槽结构;对第一沟槽结构和第二沟槽结构进行填充;对填充后的第一晶圆表面进行平坦化,至露出第一晶圆表面;于第一晶圆表面形成焊盘结构;将第一晶圆形成有焊盘结构的一面与一第二晶圆相键合;对第一晶圆减薄一预定厚度;于减薄后的第一晶圆表面引出金属线,进行后续封装工艺;有益效果:使用新的工艺后,可以完全屏蔽后续封装工艺金属引线对器件的影响,简化当前的工艺流程,从而减少多道工艺流程,提高产品的可靠性。
Public/Granted literature
- CN108269812A 一种优化的芯片级封装工艺方法 Public/Granted day:2018-07-10
Information query
IPC分类: