-
公开(公告)号：CN111834285B
公开(公告)日：2024-05-17
申请号：CN202010700294.4
申请日：2020-07-20
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/762 , H01L21/768
Abstract: 本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供第一晶圆，刻蚀所述第一晶圆的正面，以形成第一沟槽于所述第一晶圆中；形成第一沟槽填充结构填充于所述第一沟槽中；形成第一器件层于所述第一晶圆和所述第一沟槽填充结构上；提供第二晶圆，将所述第一器件层键合到所述第二晶圆上；形成第二沟槽于所述第一晶圆的背面上，且所述第二沟槽与所述第一沟槽对准并连通，以组合形成深沟槽；以及，形成深沟槽隔离结构。本发明的技术方案能够在形成具有高深宽比的深沟槽的同时，还能改善刻蚀工艺的缺点，进而提升半导体器件的性能；并且，能够降低对刻蚀工艺和设备的要求，进而减少工厂的生产和制造成本。
-
公开(公告)号：CN118039497A
公开(公告)日：2024-05-14
申请号：CN202211378614.4
申请日：2022-11-04
Applicant: 武汉新芯集成电路制造有限公司
Abstract: 本发明涉及一种半导体器件的形成方法及半导体器件。所述半导体器件的形成方法中，先形成堆叠芯片单元，再通过芯片‑晶圆键合将至少一个所述堆叠芯片单元键合到封装晶圆表面，并在所述封装晶圆及其上的所述堆叠芯片单元表面形成第一填充覆盖层以进行晶圆重塑，得到第一重塑晶圆，该形成方法将芯片级尺寸的堆叠芯片单元与晶圆级尺寸的封装晶圆堆叠，能够实现高密度的芯片堆叠，并且，可以通过芯片‑晶圆键合在第一重塑晶圆上继续键合所述堆叠芯片单元，能够进一步提高芯片堆叠密度，工艺效率高，有助于降低工艺成本和缩短制造周期。所述半导体器件的制作可采用上述半导体器件的形成方法。
-
公开(公告)号：CN117352465A
公开(公告)日：2024-01-05
申请号：CN202311490230.6
申请日：2023-11-08
Applicant: 武汉新芯集成电路制造有限公司
Abstract: 本发明涉及一种多晶圆堆叠结构及一种封装方法。所述多晶圆堆叠结构具有芯粒区以及位于所述芯粒区外围的切割区，在所述切割区，相邻两个所述晶圆的界面包括金属‑金属键合界面，增强了所述切割区的键合强度。所述封装方法中，切割所述多晶圆堆叠结构而得到至少一个堆叠芯粒，并进一步将所述堆叠芯粒与系统级芯片接合至中介基板，并使中介基板与封装基板接合，由于所述多晶圆堆叠结构的切割区的键合强度大，在切割过程中，不容易在晶圆键合界面处形成裂纹，对应于晶圆键合界面的堆叠芯粒边界产生裂纹的风险降低，封装过程不容易引起堆叠芯粒分层，可以提高所制作的封装结构的可靠性。
-
公开(公告)号：CN113629089B
公开(公告)日：2023-12-01
申请号：CN202110904006.1
申请日：2021-08-06
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L27/146 , H01L27/02 , H01L23/60
Abstract: 本发明提供了一种半导体器件及其制造方法，能够将衬底第二表面上形成的位于核心区的金属栅格依次通过外围区中的金属连线、凹槽中的接触垫、凹槽下方穿通孔中的导电柱、金属互连结构与衬底第一表面上的位于外围区中的静电防护结构电性连接，且金属连线、接触垫、导电柱和金属互连结构均与衬底绝缘，因此，可以避免现有技术中金属栅格所连接的接地端金属直接接入衬底而造成金属扩散的风险，且可以降低布线的难度和复杂程度，提高核心区的第二表面的利用率，尤其是当半导体器件为背照式图像传感器时，可以避免浪费背面有效的入光面积比率，降低金属栅格(尤其是高度较大的金属栅格)的制造难度，因此有利于芯片尺寸进一步减小。
-
公开(公告)号：CN116864479A
公开(公告)日：2023-10-10
申请号：CN202310849833.4
申请日：2023-07-11
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L23/522 , H01L25/18 , H01L21/768
Abstract: 本发明提供了一种转接板、芯片结构、转接板的制造方法以及芯片结构的制造方法，所述转接板包括基底和互连结构，所述基底包括功能区以及围绕所述功能区的悬空区，所述互连结构形成于所述功能区中，由此可以无需对整个基底执行曝光工艺，相应的，可以减少掩膜版的使用，并进而能够降低曝光工艺的难度。
-
Patent Agency Ranking
公开(公告)号：CN116825746A
公开(公告)日：2023-09-29
申请号：CN202310816667.8
申请日：2023-07-03
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L23/498 , H01L21/60
Abstract: 本发明提供了一种半导体封装结构及其制造方法，所述半导体封装结构包括第一转接板和第二转接板，所述第一转接板中形成有第一线路结构，所述第二转接板中形成有第二线路结构，通过两块转接板的架构实现芯片和PCB板之间的电性连接并通过所述第一线路结构和所述第二线路结构的匹配以实现多种电子功能。转接板可以通过传统的半导体工艺形成，其价格低廉、工艺可靠性高，由此，所形成的半导体封装结构能够兼具价廉和高性能。
-
公开(公告)号：CN116794946A
公开(公告)日：2023-09-22
申请号：CN202310681157.4
申请日：2023-06-08
Applicant: 武汉新芯集成电路制造有限公司
Abstract: 本发明提供了一种光罩及光刻方法，所述光罩包括：基板以及位于所述基板上的多个对位标记图案，其中，至少两个所述对位标记图案不同，并且部分所述对位标记图案能够被遮挡。由此，针对不同的产品时，可以使用同一光罩上的不同的对位标记图案，同时遮挡其余的对位标记图案，从而使得多个产品能够共用包括多个对位标记图案的一个光罩，降低了制造成本。
-
公开(公告)号：CN116759433A
公开(公告)日：2023-09-15
申请号：CN202310772447.X
申请日：2021-06-09
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L27/146 , H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：第一晶圆；沟槽隔离环，形成于所述第一晶圆中，所述沟槽隔离环包括第一金属层；第一绝缘介质层，形成于所述第一晶圆的表面，所述第一绝缘介质层中形成有至少一个第一通孔和至少一个第二通孔，所述第一通孔和所述第二通孔分别单独暴露出所述第一金属层的表面和所述第一晶圆的表面；阻挡层，至少形成于所述第二通孔暴露出的所述第一晶圆的表面；以及，第二金属层，形成于所述第一绝缘介质层上，且所述第二金属层填充所述第一通孔和所述第二通孔。本发明的技术方案能够避免导致接触电阻增大以及铝尖峰等问题，提高了半导体器件的制造工艺的稳定性以及提高了半导体器件的性能。
-
公开(公告)号：CN110739396B
公开(公告)日：2023-08-08
申请号：CN201911095178.8
申请日：2019-11-11
Applicant: 武汉新芯集成电路制造有限公司
Abstract: 本发明提供一种芯片结构、晶圆结构及其制造方法，在第一芯片上形成第一金属键和层和第二金属键和层，在第二芯片上形成第三金属键和层和第四金属键和层，两个芯片通过金属键合层键合在一起，两片芯片键合时，第一芯片的第一金属键和层和第二芯片的第四金属键和层键合构成第一电容极板，第一芯片的第二金属键和层和第二芯片的第三金属键和层键合构成第二电容极板，第一电容极板、第二电容极板以及器件的介质材料构成电容结构，占用较小的芯片面积，有效利用芯片的面积，提高了产品的良率。
-
公开(公告)号：CN116525538A
公开(公告)日：2023-08-01
申请号：CN202310565575.7
申请日：2023-05-18
Applicant: 武汉新芯集成电路制造有限公司
IPC: H01L21/768 , H01L21/18 , H01L23/48
Abstract: 本发明提供了一种半导体结构中孔槽的形成方法及键合结构，提供第一半导体结构，自所述第一半导体结构的第一表面对所述第一半导体结构执行离子注入工艺以在所述第一半导体结构中形成至少一个第一离子注入区；接着，将所述第一半导体结构的第一表面与第二半导体结构键合，由此便可以实现TSV通孔的预埋。
-
-
-
-
-
-
-
-
-
Search Results
203
records
(took 0.109 seconds)
