公开(公告)号：CN119920808A

公开(公告)日：2025-05-02

申请号：CN202510037180.9

申请日：2025-01-09

Applicant: 中国电子科技集团公司第五十五研究所

Inventor： 柳超 ,  邵登云 ,  施梦侨

IPC: H01L23/66 ,  H01L23/29 ,  H01L23/15 ,  H01L23/498 ,  H01L23/538 ,  H01L21/60 ,  H01L21/768 ,  H01Q1/22

Abstract: 本发明公开了一种集成天线的三维封装器件及其制备方法，三维封装器件，包括第一封装、第二封装，第一封装底部设置用于安装连接电路板的第一焊球，第一封装与第二封装通过第三焊球相连；第二封装包括由多层陶瓷介质组成的第二基板，多层陶瓷介质之间设置用于形成传输信号导线和屏蔽信号的金属导体层二，第二基板表面设置第二芯片、微带天线、金属围框和金属盖板，第二芯片两端通过第二键合丝与最近的金属导体层二相连，第二基板内设置第二基板过孔和馈电过孔，第二基板过孔和馈电过孔的两端均与金属导体层二相连。本发明能同时发挥金属陶瓷在高频微波的性能优势和塑封封装在低频电路的成本优势，将馈电线路最小化，降低馈电损耗，提升微波性能。

公开(公告)号：CN119920807A

公开(公告)日：2025-05-02

申请号：CN202411307263.7

申请日：2024-09-19

Applicant: 星科金朋私人有限公司

Inventor： 林耀剑 ,  蔡佩燕 ,  杨丹凤 ,  高英华

IPC: H01L23/66 ,  H01L23/52 ,  H01L23/538 ,  H01L21/50 ,  H01L21/60 ,  H01Q1/22

Abstract: 一种半导体器件具有电气部件和与电气部件相邻设置的第一互连结构。电气部件可以是直接金属接合半导体管芯或倒装芯片半导体管芯。第一互连结构可以是中介层单元或导电柱。劈裂天线设置在电气部件和第一互连结构之上。该劈裂天线具有第一天线区段和第二天线区段，其中粘合材料设置在第一天线区段和第二天线区段之间。在电气部件和第一互连结构之上形成第二互连结构。第二互连结构具有一个或多个导电层和绝缘层。第一互连结构和第二互连结构提供在电气部件和劈裂天线之间的导电路径。密封剂沉积在电气部件和第一互连结构周围。

公开(公告)号：CN119920708A

公开(公告)日：2025-05-02

申请号：CN202510077478.2

申请日：2025-01-17

Applicant: 江西万年芯微电子有限公司

Inventor： 吴昊如 ,  朱锦辉 ,  艾育林 ,  詹炜狄

IPC: H01L21/60 ,  H01L23/49

Abstract: 本发明公开了半导体导线焊接加工方法及半导体器件，该导线焊接加工方法在基岛与内引脚之间焊接相交的第一导线及第二导线，其中一根导线通过扁平焊球与基岛进行焊接、另一根导线通过扁平焊球与内引脚进行焊接，两根导线分别向中轴线两侧进行偏转且与分隔线之间的夹角均为锐角，使用熔化的塑封料沿模流通道流入模腔并包裹两根导线，第二导线在交点处位于靠近塑封料输入的方向。上述的导线焊接加工方法，通过焊接加工得到相交的两根导线，并沿特定的模流方向注入塑封料，利用两根导线在分隔线方向的形变区别使两根线的相交位置接触更加紧密，即使鱼尾焊点脱落亦不影响基岛与外引线之间的电连接，大幅提升了半导体器件中导线焊接的可靠性。

公开(公告)号：CN119920703A

公开(公告)日：2025-05-02

申请号：CN202311437037.6

申请日：2023-10-31

Applicant: 无锡华润安盛科技有限公司

Inventor： 潘效飞 ,  陈莉 ,  龚平

IPC: H01L21/60 ,  H01L23/495

Abstract: 本申请提供一种半导体结构的制造方法。制造方法包括：提供塑封组件，塑封组件包括多个芯片、分别与多个芯片对应连接的多个引线框单元、塑封层及电连接件，引线框单元包括多个引脚，塑封层至少包封芯片及对应的引线框单元，相邻两个引线框单元之间具有去除部分或全部塑封层的开槽，相邻两个引线框单元的引脚具有朝向开槽并相对的引脚侧表面，两个引线框单元的引脚之间通过电连接件连接，电连接件位于开槽的槽底，并且电连接件表面设有位于开槽底部的绝缘层。在引线框露出的表面形成焊料层；去除电连接件。上述制造方法，有利于降低由于切割焊料层导致产生拉丝的风险，进而改善拉丝脱落后掉落到相邻两个引脚之间而导致半导体结构出现短路的问题。

公开(公告)号：CN119673831B

公开(公告)日：2025-05-02

申请号：CN202510187550.7

申请日：2025-02-20

Applicant: 唐人制造(嘉善)有限公司

Inventor： 王家鹏 ,  张春晓 ,  沈会强 ,  李子文 ,  李坤

IPC: H01L21/67 ,  H01L21/60 ,  H02K41/035

Abstract: 本发明涉及半导体封装设备技术领域，涉及一种外置式的高速高精度的力控机构，本发明包括：固定座、动力组件、压力组件和柔性铰链组件；动力组件包括滚珠导轨组件和大音圈电机，滚珠导轨组件设置于固定座上，滚珠导轨组件上滑动设有Z向动子板，大音圈电机的定子固定板连接于固定座上端，大音圈电机的动子固定板固定设置于Z向动子板上；压力组件包括小音圈电机和下压板，小音圈电机上端设置于Z向动子板的右上端，下压板设置于小音圈电机下端；柔性铰链组件包括板簧连接座和板簧固定座，板簧连接座的右端连接于小音圈电机的中部下方，板簧固定座固定于Z向动子板上，板簧连接座上端和板簧固定座上端通过紧固螺钉固定有板簧压块、上板簧和下板簧。

公开(公告)号：CN119272011B

公开(公告)日：2025-05-02

申请号：CN202411765953.7

申请日：2024-12-04

Applicant: 深圳中宝新材科技有限公司

Inventor： 李盛伟 ,  李妍琼

IPC: G06F18/20 ,  G06F18/213 ,  G06F18/25 ,  G06Q50/04 ,  G06N3/0442 ,  H01L21/60 ,  G06F123/02

Abstract: 本发明公开了一种AI驱动的键合金丝工艺参数优化方法及系统，涉及半导体封装技术领域，包括：建立键合工艺的双通道深度学习网络；双通道深度学习网络包括动态参数优化通道和静态参数优化通道；将实时采集的键合工艺动态数据和预设的键合工艺静态数据输入动态参数优化通道，得到动态工艺评价指标；将预设的键合工艺静态数据输入静态参数优化通道，得到静态工艺评价指标；通过自适应权重融合算法将动态工艺评价指标和静态工艺评价指标进行融合，得到综合评价指标，并优化键合工艺参数。本发明通过双通道深度学习网络架构整合动静态数据，并结合自适应权重融合算法实现了键合工艺参数的智能化精确优化，显著提升了键合质量和工艺稳定性。

公开(公告)号：CN118448307B

公开(公告)日：2025-05-02

申请号：CN202410543238.2

申请日：2024-05-04

Applicant: 江苏明芯微电子股份有限公司

Inventor： 周珅冬 ,  周明 ,  杨文博

IPC: H01L21/67 ,  H01L21/68 ,  H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L21/66

Abstract: 本发明公开了一种IC芯片自动化封装检验系统及其使用方法，涉及微电子技术领域，包括智能封装模块，所述智能封装模块用于监测芯片封装时的缺陷问题，减少人为影响，提高封装的效率和准确性；所述智能封装模块包括：识别采集单元、数据检测单元和精准定位单元，所述识别采集单元通过网络接口与数据检测单元连接，所述数据检测单元通过有线与精准定位单元连接。本发明通过设计有智能封装模块，实现了对芯片智能封装的功能，解决了人工操作速度慢、易发生错误的问题，提高了封装的效率和准确性。

公开(公告)号：CN114597137B

公开(公告)日：2025-05-02

申请号：CN202210233438.9

申请日：2022-03-10

Applicant: 甬矽半导体(宁波)有限公司

Inventor： 姜滔 ,  肖选科

IPC: H01L21/60 ,  H01L23/488

Abstract: 本发明的实施例提供了一种凸块封装结构和凸块封装结构的制备方法，涉及半导体封装技术领域，该凸块封装结构包括芯片、第一缓冲层、第一保护层、导电组合层和导电凸块，通过在芯片的一侧依次设置第一缓冲层、第一保护层，并在第一导电开口内设置导电组合层，最后在导电组合层上完成导电凸块的制作，其中，通过在第一缓冲层上设置第一缓冲层，能够有效地对导电组合层进行缓冲，降低焊接脱落概率。同时，通过设置第一凹槽，使得导电组合层延伸至第一凹槽内，从而大幅提升了导电组合层与第一缓冲层之间的结合力，进而提升了导电凸块与芯片之间的结合力，避免出现导电凸块掉落的问题，保证了结构的可靠性。

公开(公告)号：CN113889420B

公开(公告)日：2025-05-02

申请号：CN202010637115.7

申请日：2020-07-03

Applicant: 联华电子股份有限公司

Inventor： 盛志瑞 ,  陈慧玲 ,  郭忠幸 ,  叶俊廷 ,  林明哲 ,  许荐恩

IPC: H01L21/66 ,  H01L21/60 ,  G01R31/28 ,  G01R31/52 ,  G01R31/66

Abstract: 本发明公开一种半导体元件结构及接合二基板的方法，其中该半导体元件结构包括第一电路结构，形成在第一基板上。第一测试垫，设置在所述第一基板上。第二电路结构形成在第二基板上。第二测试垫设置在所述第二基板上。所述第一电路结构的第一连接垫是接合到所述第二电路结构的第二连接垫，且所述第一测试垫与所述第二测试垫的其一是内垫，而所述第一测试垫与所述第二测试垫的另其一是外垫，其中所述外垫环绕所述内垫。

公开(公告)号：CN113130381B

公开(公告)日：2025-05-02

申请号：CN201911414855.8

申请日：2019-12-31

Applicant: 盛合晶微半导体(江阴)有限公司

Inventor： 尹佳山 ,  王荣荣 ,  周祖源 ,  吴政达

IPC: H01L21/768 ,  H01L21/60 ,  H01L23/488

Abstract: 本发明提供一种提高底部金属与焊垫辨识度的方法及半导体结构，所述方法包括：提供基底，形成具有第一窗口第一掩膜层、底部金属，去除第一掩膜层，形成修复金属层，形成具有第二窗口的第二掩膜层，形成焊垫，去除第二掩膜层及部分修复金属层，再在焊垫上形成金属线。本发明在去除第一掩膜层后在底部金属及其周围的基底上形成修复金属层，修复金属层具有比底部金属更高的表面平整度，从而可以提高后续形成的焊垫的表面的平整度，可以使得焊垫的表面与焊垫周围的底部金属的表面之间的粗糙度差异变大，使得二者更容易辨识区分，从而有利于在焊垫上准确有效的制备金属线，提高金属线制备的良率。