公开(公告)号：CN1159274A

公开(公告)日：1997-09-10

申请号：CN94195154.5

申请日：1994-06-15

Applicant: RCA·汤姆森许可公司

Inventor： P·W·莱昂斯 ,  A·A·阿卡波拉

IPC: H04N7/04

Abstract: 发送处理器(16)接收包含其中有MPEG编码视频信号信息的数据字节的数据包的输入打包的数据流(图6-9，和图15-18的信号A)。该发送处理器输出表示包含与场同步数据段相关的数据段组(X)的数据场(图1)序列的符号数据流(图15-18的信号F)发送处理器将附加位信息，例如FEC误差编码信息，插入到每一个数据段，以及将更长持续期的场同步附加位数据段插入到数据场数据段组之间。发送处理器输入字节的时钟的频率(图6和15的SC/2)是输出符号时钟(SC)频率的整数分之一。输入端数据流展示出恒定均匀的数据包数据之间的间隙和恒定均匀的数据速率，从而实现将场同步附加位数据段无间隙地插入到数据流中而不中断数据流。相似但相反的处理过程出现在接收机处。

公开(公告)号：CN1058126C

公开(公告)日：2000-11-01

申请号：CN94195154.5

申请日：1994-06-15

Applicant: RCA·汤姆森许可公司

Inventor： P·W·莱昂斯 ,  A·A·阿卡波拉

IPC: H04N7/04 ,  H04N7/12 ,  H04N11/02

Abstract: 发送处理器(16)接收包含其中有MPEG编码视频信号信息的数据字节的数据包的输入打包的数据流(图6-9，和图15-18的信号A)。该发送处理器输出表示包含与场同步数据段相关的数据段组(X)的数据场(图1)序列的符号数据流(图15-18的信号F)发送处理器将附加位信息，例如FEC误差编码信息，插入到每一个数据段，以及将更长持续期的场同步附加位数据段插入到数据场数据段组之间。发送处理器输入字节的时钟的频率(图6和15的SC/2)是输出符号时钟(SC)频率的整数分之一。输入端数据流展示出恒定均匀的数据包数据之间的间隙和恒定均匀的数据速率，从而实现将场同步附加位数据段无间隙地插入到数据流中而不中断数据流。相似但相反的处理过程出现在接收机处。