时钟再生用信号生成方法以及时钟再生电路

    公开(公告)号:CN102047596A

    公开(公告)日:2011-05-04

    申请号:CN200980120096.2

    申请日:2009-04-22

    CPC classification number: H04J3/0691 H03L7/00 H04J3/07

    Abstract: 本发明由于即使在使能期间的1个周期的生成期间中插入了多个特定数据时,也可以消除使能期间的输出周期的偏差,所以其目的在于减少在再生时钟信号CK中产生的抖动。如(a)所示,在生成交替生成N个时钟数量的客户数据相对M个时钟数量的行数据的比例(N/M)的使能期间(EN)和禁止期间(D1~D4)而成的时钟再生用信号(ED)时,如(b)中的符号m0所示,以行数据中的填充脉冲检测为契机,如(c)所示,参照附加到时钟再生用信号(ED)上的相位信息,使禁止期间(D2)的相位前进与使能期间之间的禁止期间(例如1个时钟数量的期间)相当的相位量,生成时钟再生用信号(ED)。

    运算电路
    3.
    发明公开

    公开(公告)号:CN111615700A

    公开(公告)日:2020-09-01

    申请号:CN201880085302.X

    申请日:2018-12-18

    Abstract: 运算电路设置有:LUT生成电路(1),当将系数c[n](n=1,···,N)划分为对时,输出针对每个对计算的值;以及分布式计算电路(2-m),针对M组数据x[m,n]中的每一组,并行计算乘积和计算值y[m],该乘积和计算值y[m]通过将包括M组在内的数据集X[m](m=1,···,M)中的数据x[m,n]分别乘以系数c[n]且将相乘后的值求和而获得。分布计算电路(2-m)由以下项形成:多个二项式分布计算电路,基于通过将与分布式运算电路对应的N个数据集x[m,n]划分为对所获得的值、通过将系数c[n]划分为对所获得的值和由LUT生成电路(1)计算的值针对每对并行计算二项式乘积和运算值;以及二项式分布计算结果求和电路,对由二项式分布计算电路计算的值求和,并将和作为y[m]输出。

    运算电路
    4.
    发明公开

    公开(公告)号:CN111630509A

    公开(公告)日:2020-09-04

    申请号:CN201880085295.3

    申请日:2018-12-18

    Abstract: 运算电路设置有:LUT生成电路(1),在将系数c[n](n=1,…,N)划分为对时,输出针对所述对中的每一对计算的值;以及分布运算电路(2-m),针对M组中的每一组并行计算积和运算的值z[m],所述积和运算的值z[m]是将包含M组数据x[m,n]的数据集X[m](m=1,…,M)中的数据x[m,n]分别乘以系数c[n]并对乘积求和的结果。分布运算电路(2-m)包括:多个二项分布运算电路,基于通过将与本电路相对应的N个数据x[m,n]划分为对而获得的值、通过将系数c[n]划分为对而获得的值、以及LUT生成电路(1)所计算出的值,针对每一对计算二项积和运算的值;求和电路,对所计算出的值进行求和;以及位匹配电路,将求和结果中的小数位数与预定小数位数相匹配。

    时钟再生用信号生成方法以及时钟再生电路

    公开(公告)号:CN102047596B

    公开(公告)日:2013-09-25

    申请号:CN200980120096.2

    申请日:2009-04-22

    CPC classification number: H04J3/0691 H03L7/00 H04J3/07

    Abstract: 本发明由于即使在使能期间的1个周期的生成期间中插入了多个特定数据时,也可以消除使能期间的输出周期的偏差,所以其目的在于减少在再生时钟信号CK中产生的抖动。如(a)所示,在生成交替生成N个时钟数量的客户数据相对M个时钟数量的行数据的比例(N/M)的使能期间(EN)和禁止期间(D1~D4)而成的时钟再生用信号(ED)时,如(b)中的符号m0所示,以行数据中的填充脉冲检测为契机,如(c)所示,参照附加到时钟再生用信号(ED)上的相位信息,使禁止期间(D2)的相位前进与使能期间之间的禁止期间(例如1个时钟数量的期间)相当的相位量,生成时钟再生用信号(ED)。

Patent Agency Ranking