公开(公告)号：CN103034562A

公开(公告)日：2013-04-10

申请号：CN201210244205.5

申请日：2012-07-13

Applicant: LSI公司

Inventor： 维奈·阿肖克·苏曼纳切 ,  迈克尔·S·希肯 ,  帕米拉·S·亨普斯特德 ,  蒂莫西·W·斯瓦托什 ,  杰克逊·L·埃利斯 ,  马丁·S·德尔

IPC: G06F11/14 ,  G06F12/02

CPC classification number: G06F12/0246 ,  G06F2212/1024 ,  G06F2212/1036 ,  G06F2212/7207

Abstract: 本发明公开了闪存介质控制器中的元数据处理，其中，处理存储在闪存介质控制器中的闪存存储器的页中的元数据的方法总体上包括（ⅰ）在每个上下文的基础上定义元数据，其中，上下文基于每个页来定义，（ii）当元数据的大小小于等于预定阈值时，将完整的元数据存储在上下文结构中，以及（iii）当元数据的大小大于预定阈值时，定义上下文中的元数据指针。

公开(公告)号：CN103034454B

公开(公告)日：2015-08-26

申请号：CN201210244990.4

申请日：2012-07-13

Applicant: LSI公司

Inventor： 维奈·阿肖克·苏曼纳切 ,  杰克逊·L·埃利斯 ,  迈克尔·S·希肯 ,  蒂莫西·W·斯瓦托什 ,  马丁·S·德尔 ,  帕米拉·S·亨普斯特德

IPC: G06F3/06

CPC classification number: G06F13/1668

Abstract: 本发明公开了柔性闪存命令，其中，控制闪存介质系统的方法包括提供具有处理器控制模式的闪存通道控制器、创建并提供软上下文。该软上下文通常将闪存通道控制器置入处理器控制模式。在处理器控制模式中，闪存通道控制器存储整个软上下文，完成对任何未完成的上下文的执行，暂停正常的硬件自动化，然后执行软上下文。

公开(公告)号：CN103092781A

公开(公告)日：2013-05-08

申请号：CN201210244236.0

申请日：2012-07-13

Applicant: LSI公司

Inventor： 维奈·阿肖克·苏曼纳切 ,  杰克逊·L·埃利斯 ,  帕米拉·S·亨普斯特德 ,  蒂莫西·W·斯瓦托什 ,  迈克尔·S·希肯 ,  马丁·S·德尔

IPC: G06F13/16

CPC classification number: G06F13/16 ,  G06F13/1684

Abstract: 本发明公开闪存接口的有效利用，其中，一种装置包括第一电路、第二电路、第三电路。第一电路可以被配置为保持用于闪存通道控制器（FLC）的操作的基于裸片的信息。第二电路可以被配置为管理正被闪存通道控制器（FLC）有效处理的上下文。第三电路可以被配置为实施由第二电路管理的多个上下文的流水线执行。

公开(公告)号：CN103092782A

公开(公告)日：2013-05-08

申请号：CN201210244914.3

申请日：2012-07-13

Applicant: LSI公司

Inventor： 维奈·阿肖克·苏曼纳切 ,  蒂莫西·W·斯瓦托什 ,  帕米拉·S·亨普斯特德 ,  杰克逊·L·埃利斯 ,  迈克尔·S·希肯 ,  马丁·S·德尔

IPC: G06F13/16

CPC classification number: G06F13/16 ,  G06F13/1684

Abstract: 本发明公开了用于闪存器件的闪存控制器硬件架构，该闪存介质控制器包括一个或多个专用数据传输路径、一个或多个闪存通道控制器、和一个或多个闪存总线控制器。一个或多个闪存通道控制器通常耦接至一个或多个专用数据传输路径。一个或多个闪存总线控制器通常耦接至一个或多个闪存通道控制器。

公开(公告)号：CN103034454A

公开(公告)日：2013-04-10

申请号：CN201210244990.4

申请日：2012-07-13

Applicant: LSI公司

Inventor： 维奈·阿肖克·苏曼纳切 ,  杰克逊·L·埃利斯 ,  迈克尔·S·希肯 ,  蒂莫西·W·斯瓦托什 ,  马丁·S·德尔 ,  帕米拉·S·亨普斯特德

IPC: G06F3/06

CPC classification number: G06F13/1668

Abstract: 本发明公开了柔性闪存命令，其中，控制闪存介质系统的方法包括提供具有处理器控制模式的闪存通道控制器、创建并提供软上下文。该软上下文通常将闪存通道控制器置入处理器控制模式。在处理器控制模式中，闪存通道控制器存储整个软上下文，完成对任何未完成的上下文的执行，暂停正常的硬件自动化，然后执行软上下文。