公开(公告)号：CN1868065A

公开(公告)日：2006-11-22

申请号：CN200480029824.6

申请日：2004-08-27

Applicant: GCT半导体公司

Inventor： 具利度 ,  许炯基 ,  李康润 ,  李正雨 ,  朴畯培 ,  李京浩

IPC: H01L29/00

CPC classification number: H01L23/642 ,  H01L23/645 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05553 ,  H01L2224/48091 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01043 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15192 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: 一种集成电路封装包括由导线和一个或多个输入/输出(I/O)封装管脚的连接形成的电感环。电感环由将在集成电路芯片上的第一焊盘连接到封装的第一I/O管脚的第一和第二导线和将在芯片上的第二焊盘连接到封装的第二I/O管脚的第三和第四导线形成。为实现电感环，第一和第二I/O管脚通过在管脚之间的第三导体连接。第三导体可包括一个或多条焊线，并且I/O管脚优选是彼此相邻的I/O管脚。然而，该环可以由例如基于环长度要求、空间考虑和/或其它的设计或功能因素的I/O管脚的非相邻的连接形成。或者，在第一和第二I/O管脚之间的连接通过使I/O管脚具有一体结构建立。或者，在第一和第二I/O管脚之间的连接通过在封装衬底的表面之上或者这个衬底之内的金属化层建立。通过在集成电路封装的边界内形成电感环，可以实现对空间要求的实质性降低，这又促进了小型化。此外，集成电路可以以其至少一个参数受到封装的电感环长度控制的各种不同系统中的任一系统实施。