公开(公告)号：CN107851218A

公开(公告)日：2018-03-27

申请号：CN201680020828.0

申请日：2016-01-27

Applicant: D-波系统公司

Inventor： 阿达姆·道格拉斯 ,  理查德·G·哈里斯 ,  特雷弗·迈克尔·兰廷 ,  安德鲁·道格拉斯·金 ,  杰克·雷蒙德 ,  默里·C·汤姆

IPC: G06N99/00

CPC classification number: G06F15/803 ,  G06N99/002

Abstract: 一种量子处理器的拓扑或硬件图可例如在嵌入问题之前例如通过创建量子比特链来进行修改，其中操作为单量子比特或逻辑量子比特的每个链在量子处理器上强制实行逻辑图。用户界面(UI)允许用户选择适合于嵌入特定问题或特定类型的问题的拓扑，供应定义期望的拓扑的参数，或供应或指定问题图或问题定义，基于处理器的系统根据所述问题图或问题定义来确定或选择适当的拓扑或逻辑图进行强制实行。拓扑可于量子处理器或其多个部分上具有规律性和/或自相似性，所述部分可构成单位晶胞。在量子处理器上强制实行的逻辑图可采取超立方图的形式。UI允许用户指定超立方图的期望尺寸。