-
公开(公告)号：CN109626323B
公开(公告)日：2020-12-01
申请号：CN201811261180.3
申请日：2010-02-25
Applicant: D-波系统公司
Abstract: 本申请公开了超导集成电路。该集成电路，包括：一个第一层，其中该第一层是一个第一介电层；一个沉积在该第一层上的约瑟夫逊结；一个第二层，其中，该第二层是基板和第二介电层中的至少一个；以及沉积在该第二层上的一个第二约瑟夫逊结，其中该第一介电层沉积在该第二层上。
-
公开(公告)号：CN102334206B
公开(公告)日：2016-06-29
申请号：CN201080009224.9
申请日：2010-02-25
Applicant: D-波系统公司
CPC classification number: H01L27/18 , B82Y10/00 , G06N99/002 , H01L28/24 , H01L39/025 , H01L39/223 , H01L39/2406 , H01L39/2493 , Y10S977/707 , Y10S977/723 , Y10S977/943
Abstract: 不同的技术和装置允许制造超导电路及结构，例如约瑟夫逊结，约瑟夫逊结例如可能在量子计算机内是有用的。例如，可以将一种低磁通量噪音的三层结构制造为具有插入在能够超导的两个元件或层之间的一个介电结构或层。一个超导通孔可以直接覆盖在约瑟夫逊结上。一种结构，例如约瑟夫逊结，可以承载在一个平面化的介电层上。可以采用一种鳍片将热量从该结构上排出。一个能够超导的通孔可以具有小于大约1微米的宽度。该结构可以通过例如通孔和/或带状连接器而联接到一个电阻器上。
-
公开(公告)号：CN105914219B
公开(公告)日：2018-11-13
申请号：CN201610448381.9
申请日：2010-02-25
Applicant: D-波系统公司
Abstract: 本申请公开了用于制造超导集成电路的系统及方法。该集成电路，包括：一个基板；一个由该基板承载的第一金属层，其中该第一金属层包括至少一条在一个临界温度或以下超导的电流通路；一个由该金属层承载的、平面化的第一介电层；以及一个由该平面化的第一介电层承载的约瑟夫逊结，其中该约瑟夫逊结是由一个第一电极、一个第二电极、以及一个插入在该第一电极与该第二电极之间的电绝缘层组成，并且其中该第一电极以及第二电极各自由一种在一个临界温度或以下超导的材料形成。
-
Patent Agency Ranking
公开(公告)号：CN105914219A
公开(公告)日：2016-08-31
申请号：CN201610448381.9
申请日：2010-02-25
Applicant: D-波系统公司
CPC classification number: H01L27/18 , B82Y10/00 , G06N99/002 , H01L28/24 , H01L39/025 , H01L39/223 , H01L39/2406 , H01L39/2493 , Y10S977/707 , Y10S977/723 , Y10S977/943
Abstract: 本申请公开了用于制造超导集成电路的系统及方法。该集成电路，包括：一个基板；一个由该基板承载的第一金属层，其中该第一金属层包括至少一条在一个临界温度或以下超导的电流通路；一个由该金属层承载的、平面化的第一介电层；以及一个由该平面化的第一介电层承载的约瑟夫逊结，其中该约瑟夫逊结是由一个第一电极、一个第二电极、以及一个插入在该第一电极与该第二电极之间的电绝缘层组成，并且其中该第一电极以及第二电极各自由一种在一个临界温度或以下超导的材料形成。
-
公开(公告)号：CN107004755B
公开(公告)日：2020-11-24
申请号：CN201580055716.4
申请日：2015-08-12
Applicant: D-波系统公司
Inventor： 特雷弗·迈克尔·兰廷 , 埃里克·拉迪辛斯基 , 姚钧 , 比翁·伊皮·奥
Abstract: 在约瑟夫逊结多联层上制造布线层可以包括：去除所述多联层的一部分；沉积绝缘层以便覆盖在所述多联层的一部分上；以及对所述绝缘层进行图案化以便在所述绝缘层中限定孔。所述方法包括在所述绝缘层的一部分上并且在所述孔的一部分内沉积第一超导布线层。进一步，可以沉积绝缘层和布线层并且限定最顶部布线层。所述方法包括沉积钝化层以便覆盖在所述最顶部布线层上。制造包括混合电介质系统的超导集成电路可以包括沉积覆盖在超导特征上的高品质电介质层。所述方法包括沉积覆盖在所述高品质电介质层的至少一部分上的第二电介质层。所述第二电介质层可以包括常规电介质材料。
-
公开(公告)号：CN109626323A
公开(公告)日：2019-04-16
申请号：CN201811261180.3
申请日：2010-02-25
Applicant: D-波系统公司
Abstract: 本申请公开了超导集成电路。该集成电路，包括：一个第一层，其中该第一层是一个第一介电层；一个沉积在该第一层上的约瑟夫逊结；一个第二层，其中，该第二层是基板和第二介电层中的至少一个；以及沉积在该第二层上的一个第二约瑟夫逊结，其中该第一介电层沉积在该第二层上。
-
公开(公告)号：CN107004755A
公开(公告)日：2017-08-01
申请号：CN201580055716.4
申请日：2015-08-12
Applicant: D-波系统公司
Inventor： 特雷弗·迈克尔·兰廷 , 埃里克·拉迪辛斯基 , 姚钧 , 比翁·伊皮·奥
Abstract: 在约瑟夫逊结多联层上制造布线层可以包括：去除所述多联层的一部分；沉积绝缘层以便覆盖在所述多联层的一部分上；以及对所述绝缘层进行图案化以便在所述绝缘层中限定孔。所述方法包括在所述绝缘层的一部分上并且在所述孔的一部分内沉积第一超导布线层。进一步，可以沉积绝缘层和布线层并且限定最顶部布线层。所述方法包括沉积钝化层以便覆盖在所述最顶部布线层上。制造包括混合电介质系统的超导集成电路可以包括沉积覆盖在超导特征上的高品质电介质层。所述方法包括沉积覆盖在所述高品质电介质层的至少一部分上的第二电介质层。所述第二电介质层可以包括常规电介质材料。
-
公开(公告)号：CN102334206A
公开(公告)日：2012-01-25
申请号：CN201080009224.9
申请日：2010-02-25
Applicant: D-波系统公司
CPC classification number: H01L27/18 , B82Y10/00 , G06N99/002 , H01L28/24 , H01L39/025 , H01L39/223 , H01L39/2406 , H01L39/2493 , Y10S977/707 , Y10S977/723 , Y10S977/943
Abstract: 不同的技术和装置允许制造超导电路及结构，例如约瑟夫逊结，约瑟夫逊结例如可能在量子计算机内是有用的。例如，可以将一种低磁通量噪音的三层结构制造为具有插入在能够超导的两个元件或层之间的一个介电结构或层。一个超导通孔可以直接覆盖在约瑟夫逊结上。一种结构，例如约瑟夫逊结，可以承载在一个平面化的介电层上。可以采用一种鳍片将热量从该结构上排出。一个能够超导的通孔可以具有小于大约1微米的宽度。该结构可以通过例如通孔和/或带状连接器而联接到一个电阻器上。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.02 seconds)
