-
Patent Agency Ranking
公开(公告)号：CN106096460A
公开(公告)日：2016-11-09
申请号：CN201610257120.9
申请日：2016-04-22
Applicant: ARM有限公司
Inventor： 丹尼尔·萨拉 , 安东尼·约翰·哈里斯 , 哈坎·拉尔斯-戈兰·佩尔森 , 安德鲁·克里斯多佛·罗斯 , 伊恩·布拉特
IPC: G06F21/79
CPC classification number: G06F12/0831 , G06F12/0833 , G06F12/1491 , G06F2212/1052 , G06F21/79 , G06F2221/2141
Abstract: 本公开涉及在互连中实施数据保护。提供了互连电路和操作互连电路的方法，其中互连电路适于将至少两个主设备耦合至存储器，每个主设备包括本地缓存。由互连电路仲裁的对存储器的任意访问都被位于互连电路与存储器之间的存储器保护控制器监管。互连电路将与从一个主设备接收到的存储器事务相关联的一致性类型修改为一种类型，该类型确保当由发出主设备指定的事务目标的拷贝的修改的版本是存储在另一主设备的本地缓存中时，对存储器中的事务目标的访问必然发生，由此该访问必须被存储器保护控制器监管。
-
公开(公告)号：CN115408307A
公开(公告)日：2022-11-29
申请号：CN202210497367.3
申请日：2022-05-09
Applicant: Arm有限公司
Inventor： 贾姆谢德·贾拉勒 , 布鲁斯·詹姆士·马修森 , 图沙尔·P·林格 , 肖恩·詹姆士·索尔兹伯里 , 安东尼·约翰·哈里斯
IPC: G06F12/06 , G06F12/0808 , G06F12/084 , G06F12/0817
Abstract: 本发明题为“用于存储一致性数据和非一致性数据的高速缓存”。本公开有利地提供了一种系统高速缓存和一种用于在系统高速缓存中存储一致性数据和非一致性数据的方法。从系统中的源接收事务，该事务至少包括存储器地址，该源在该系统的一致性域或非一致性域中具有位置，该一致性域包括可共享数据并且该非一致性域包括不可共享数据。确定该存储器地址是否存储在高速缓存行中，并且当确定该存储器地址不被存储在高速缓存行中时，向该事务分配高速缓存行，包括基于源位置设置分配的高速缓存行的状态位以指示在该分配的高速缓存行中存储的是可共享数据还是不可共享数据，并且处理该事务。
-
公开(公告)号：CN106096460B
公开(公告)日：2021-10-15
申请号：CN201610257120.9
申请日：2016-04-22
Applicant: ARM 有限公司
Inventor： 丹尼尔·萨拉 , 安东尼·约翰·哈里斯 , 哈坎·拉尔斯-戈兰·佩尔森 , 安德鲁·克里斯多佛·罗斯 , 伊恩·布拉特
IPC: G06F21/79
Abstract: 本公开涉及在互连中实施数据保护。提供了互连电路和操作互连电路的方法，其中互连电路适于将至少两个主设备耦合至存储器，每个主设备包括本地缓存。由互连电路仲裁的对存储器的任意访问都被位于互连电路与存储器之间的存储器保护控制器监管。互连电路将与从一个主设备接收到的存储器事务相关联的一致性类型修改为一种类型，该类型确保当由发出主设备指定的事务目标的拷贝的修改的版本是存储在另一主设备的本地缓存中时，对存储器中的事务目标的访问必然发生，由此该访问必须被存储器保护控制器监管。
-
公开(公告)号：CN102541465B
公开(公告)日：2016-02-03
申请号：CN201110302096.3
申请日：2011-09-28
Applicant: ARM有限公司
Inventor： 克里斯索弗·威廉·莱科克 , 安东尼·约翰·哈里斯 , 布鲁斯·詹姆斯·梅休森 , 斯图尔特·大卫·比勒斯
CPC classification number: G06F12/0833 , Y02D10/13
Abstract: 本发明涉及利用回写排序的连贯性控制。用于数据处理装置的互连电路提供将数个启动器设备与包括用于存储将被处理的至少一个数据项的存储器的至少一个接收设备互连的路线。启动器设备中的至少一个包括用于存储存储器中所存储的数据项的子集的本地副本的缓存。互连电路包括：接收事务请求的多个输入端口；输出事务请求的至少一个输出端口；在多个输入与至少一个输出之间发送事务请求的多条路径；连贯性控制电路，其维持到同一数据存储位置的事务请求中的至少一些行进通过互连电路的顺序来维护由数据处理装置处理的数据项的连贯性；互连电路不利用连贯性控制电路来控制回写事务请求以使得回写事务请求独立于被路由通过连贯性控制电路的事务请求行进。
-
公开(公告)号：CN102541465A
公开(公告)日：2012-07-04
申请号：CN201110302096.3
申请日：2011-09-28
Applicant: ARM有限公司
Inventor： 克里斯索弗·威廉·莱科克 , 安东尼·约翰·哈里斯 , 布鲁斯·詹姆斯·梅休森 , 斯图尔特·大卫·比勒斯
CPC classification number: G06F12/0833 , Y02D10/13
Abstract: 本发明涉及利用回写排序的连贯性控制。用于数据处理装置的互连电路提供将数个启动器设备与包括用于存储将被处理的至少一个数据项的存储器的至少一个接收设备互连的路线。启动器设备中的至少一个包括用于存储存储器中所存储的数据项的子集的本地副本的缓存。互连电路包括：接收事务请求的多个输入端口；输出事务请求的至少一个输出端口；在多个输入与至少一个输出之间发送事务请求的多条路径；连贯性控制电路，其维持到同一数据存储位置的事务请求中的至少一些行进通过互连电路的顺序来维护由数据处理装置处理的数据项的连贯性；互连电路不利用连贯性控制电路来控制回写事务请求以使得回写事务请求独立于被路由通过连贯性控制电路的事务请求行进。
-
-
-
-
Search Results
5
records
(took 0.014 seconds)
