-
公开(公告)号：CN107690629B
公开(公告)日：2022-01-18
申请号：CN201680033441.9
申请日：2016-04-28
Applicant: ARM 有限公司
Inventor： 杰森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯
IPC: G06F12/1036 , G06F12/14 , G06F21/72 , G06F21/78
Abstract: 一种数据处理装置(20)，包括：地址转换电路(40)，将第一地址转换为直接标识数据存储器中的对应位置的物理地址；以及包括由所述物理地址索引的一个或多个项的表(50)，其中所述多个项中的至少一个标识对应物理地址由所述地址转换电路(40)自其转换的第一地址。
-
公开(公告)号：CN107771323A
公开(公告)日：2018-03-06
申请号：CN201680033361.3
申请日：2016-04-26
Inventor： 杰森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯
IPC: G06F12/1009 , G06F12/14 , G06F9/455
CPC classification number: G06F3/0622 , G06F3/0644 , G06F3/0652 , G06F3/0659 , G06F3/0664 , G06F3/0673 , G06F9/45558 , G06F12/1009 , G06F12/1433 , G06F12/1491 , G06F2009/45583 , G06F2009/45587
Abstract: 一种数据处理系统。包括：所有权电路，强制物理存储器地址空间内的存储器区域的所有权，给定存储器区域具有在多个程序之中且独立于优先权等级经指定的给定持有程序，所述给定持有程序具有控制所述给定存储器区域的访问的独占权，其中所述给定持有程序将所述给定存储器区域指定为以下各项中的一个：所述给定持有程序专用；以及在所述给定持有程序与至少一个其它存储器访问请求源之间共享。
-
公开(公告)号：CN107278296A
公开(公告)日：2017-10-20
申请号：CN201680012576.7
申请日：2016-02-11
Inventor： 迈克尔·约翰·威廉姆斯 , 约翰·迈克尔·霍利 , 斯蒂芬·帝斯特霍斯特 , 理查德·罗伊·格里森斯怀特
CPC classification number: G06F11/3466 , G06F11/3442 , G06F2201/87 , G06F11/3037
Abstract: 提供了一种包括处理电路的装置，处理电路执行包括多个程序指令的事务，该多个程序指令执行来生成对状态数据的更新，处理电路在事务在没有冲突的情况下完成时提交更新，并且在多个程序指令的执行期间生成跟踪控制信号。处理电路在程序指令的执行期间使用至少一个资源。事务跟踪电路响应于跟踪控制信号来生成跟踪项。响应于跟踪控制信号指示至少一个资源的使用水平在程序指令的执行期间已发生变化，事务跟踪电路生成指示至少一个资源的使用水平的至少一个跟踪项。
-
公开(公告)号：CN107851012B
公开(公告)日：2022-06-10
申请号：CN201680042109.9
申请日：2016-06-21
Applicant: ARM 有限公司
Inventor： 奈杰尔·约翰·斯蒂芬斯 , 迈克尔·约翰·威廉姆斯 , 理查德·罗伊·格里森斯怀特
Abstract: 一种数据处理系统(2)支持矢量加载指令的非推测性运行，其中，矢量加载指令执行数据值的至少一次偶发加载。故障检测电路(26)用来检测偶发加载是产生故障的偶发加载还是无故障的偶发加载。偶发加载抑制电路(28)检测并抑制与预定标准匹配的无故障偶发加载，该与预定标准匹配的无故障偶发加载可导致架构状态的非期望的变化(非期望的副作用)。此类预定标准的示例为该偶发加载是至非存储器设备的或者该偶发加载会触发诊断响应，例如，进入暂停调试模式或者触发调试异常。
-
公开(公告)号：CN107690621B
公开(公告)日：2022-05-27
申请号：CN201680033460.1
申请日：2016-04-26
Applicant: ARM 有限公司
Inventor： 杰森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯 , 马修·卢西恩·埃文斯
IPC: G06F9/46 , G06F9/48 , G06F9/50 , G06F11/07 , H04M1/72454
Abstract: 一种用于数据处理的装置，包括：所有权电路，所有权电路强制存储器区域的所有权，给定存储器区域具有在多个程序之中经指定的给定持有程序，给定持有程序具有控制对给定存储器区域的访问的独占权；以及异常处置电路，其响应于中断的接收以触发自第一活动程序至第二活动程序中的上下文切换，以用于重新启动第一程序中的一个或多个状态项目经保存至由第一程序持有中的一个或多个上下文数据存储器区域，且第二程序可访问且依赖于由第一程序处理中的一个或多个状态项目在开始执行第二程序之前经重写。
-
Patent Agency Ranking
公开(公告)号：CN107690629A
公开(公告)日：2018-02-13
申请号：CN201680033441.9
申请日：2016-04-28
Inventor： 杰森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯
IPC: G06F12/1036 , G06F12/14 , G06F21/72 , G06F21/78
CPC classification number: G06F12/1009 , G06F9/468 , G06F12/1018 , G06F12/1036 , G06F12/1458 , G06F12/1491 , G06F21/72 , G06F21/78 , G06F2212/1044 , G06F2212/1052 , G06F2212/151 , G06F2212/651 , G06F2212/657 , G06F2212/681
Abstract: 一种数据处理装置(20)，包括：地址转换电路(40)，将第一地址转换为直接标识数据存储器中的对应位置的物理地址；以及包括由所述物理地址索引的一个或多个项的表(50)，其中所述多个项中的至少一个标识对应物理地址由所述地址转换电路(40)自其转换的第一地址。
-
公开(公告)号：CN107690628B
公开(公告)日：2022-01-18
申请号：CN201680033435.3
申请日：2016-04-28
Applicant: ARM 有限公司
Inventor： 詹森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯
IPC: G06F12/02 , G06F12/10 , G06F12/109 , G06F12/14
Abstract: 一种用于数据处理的装置20，包括：执行多个程序的处理电路24、25、28；以及包括一个或多个项52的所有权表50，一个或多个项中的每个为物理地址中的一个对应区块指示多个程序中对物理地址的对应区块的访问的持有者程序。
-
公开(公告)号：CN107278296B
公开(公告)日：2021-08-17
申请号：CN201680012576.7
申请日：2016-02-11
Applicant: ARM 有限公司
Inventor： 迈克尔·约翰·威廉姆斯 , 约翰·迈克尔·霍利 , 斯蒂芬·帝斯特霍斯特 , 理查德·罗伊·格里森斯怀特
Abstract: 提供了一种包括处理电路的装置，处理电路执行包括多个程序指令的事务，该多个程序指令执行来生成对状态数据的更新，处理电路在事务在没有冲突的情况下完成时提交更新，并且在多个程序指令的执行期间生成跟踪控制信号。处理电路在程序指令的执行期间使用至少一个资源。事务跟踪电路响应于跟踪控制信号来生成跟踪项。响应于跟踪控制信号指示至少一个资源的使用水平在程序指令的执行期间已发生变化，事务跟踪电路生成指示至少一个资源的使用水平的至少一个跟踪项。
-
公开(公告)号：CN108139909A
公开(公告)日：2018-06-08
申请号：CN201680059729.3
申请日：2016-09-06
Applicant: ARM有限公司
Inventor： 詹森·帕克 , 理查德·罗伊·格里森斯怀特
IPC: G06F9/30
CPC classification number: G06F12/1441 , G06F9/30043 , G06F9/30145 , G06F9/544 , G06F12/084 , G06F12/14 , G06F12/1408 , G06F12/1475 , G06F12/1491 , G06F21/60 , G06F21/79 , G06F2212/1052
Abstract: 数据处理系统(2)包括指令解码器(10)，其对受保护的存储器访问指令(LDR/STR)和较少保护的存储器访问指令(LDNPR/STNPR)进行解码以生成用于控制加载存储单元(12)的控制信号。较少保护的存储器访问指令和与受保护的存储器访问指令相比较少限制的存储器访问条件相关联。作为示例，可以使用较少保护的存储器访问指令来访问共享存储器区域(26、28)，而受保护的存储器访问指令可不被用于访问这样的共享区域。相反，较少保护的存储器访问指令可不被用于访问专用存储器区域(30、32、34)。
-
公开(公告)号：CN107690628A
公开(公告)日：2018-02-13
申请号：CN201680033435.3
申请日：2016-04-28
Inventor： 詹森·帕克 , 理查德·罗伊·格里森斯怀特 , 安德鲁·克里斯托弗·罗斯
IPC: G06F12/02 , G06F12/10 , G06F12/109 , G06F12/14
CPC classification number: G06F12/1036 , G06F9/45533 , G06F12/0284 , G06F12/10 , G06F12/1009 , G06F12/109 , G06F12/1441 , G06F12/1475 , G06F12/1483 , G06F2212/151 , G06F2212/2542
Abstract: 一种用于数据处理的装置20，包括：执行多个程序的处理电路24、25、28；以及包括一个或多个项52的所有权表50，一个或多个项中的每个为物理地址中的一个对应区块指示多个程序中对物理地址的对应区块的访问的持有者程序。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.015 seconds)
