单核处理核心及其控制方法、众核通信架构、芯片

    公开(公告)号:CN117215993A

    公开(公告)日:2023-12-12

    申请号:CN202311130894.1

    申请日:2023-08-31

    Abstract: 本发明公开了一种单核处理核心及其控制方法、众核通信架构、芯片,每个单核处理核心具有用于对外数据传输的片上网络接口和内存访问接口,核间数据传输走片上网络接口;单核处理核心内部具有计算引擎、控制单元、数据交换单元、参数RAM、NI单元、DMA单元、队列传输单元、权重梯度传输单元、数据交换总线和控制总线,队列传输单元用于实现前后向之间的硬件队列扩容及加速,权重梯度传输单元用于针对深度神经网络的权重梯度频繁读写DRAM内存提供传输加速,权重梯度存放在DRAM内存中,以加速权重梯度计算的梯度读写访问。基于此,本发明实施例能够提升核间通信的传输性能和能效,降低DNN训练数据传输时延。

    核间通信方法、装置、电子设备及存储介质

    公开(公告)号:CN117149696A

    公开(公告)日:2023-12-01

    申请号:CN202311071600.2

    申请日:2023-08-23

    Abstract: 本申实施例提供了一种核间通信方法、装置、电子设备及存储介质,属于人工智能技术领域,核间通信方法包括:获取多个匹配标签;根据各个匹配标签生成解锁消息,并将各个解锁消息分别发送至对应的第二核,以使各个第二核根据解锁消息进行输出解锁,并生成数据消息;获取多个数据消息,并根据多个匹配标签判断通信数据是否接收完整;当通信数据接收完整,根据多个通信数据进行数据消费,并重新发送解锁消息至第二核。本申请实施例通过匹配标签的设置,使得第一核与第二核能够通过解锁消息和数据消息一次性完成数据传输,实现了高效的端到端流控,缩短了数据传输与数据消费的衔接时间,提高了核间通信的通信效率。

Patent Agency Ranking