公开(公告)号：CN107636626A

公开(公告)日：2018-01-26

申请号：CN201680027657.4

申请日：2016-05-02

Applicant: 高通股份有限公司

Inventor： J·E·波达艾玛 ,  P·C·J·维尔齐恩斯基 ,  K·J·艾默温 ,  C·J·摩瑞拉 ,  M·瓦里亚 ,  S·加代尔拉布 ,  M·U·乔德里

IPC: G06F12/109 ,  G06F12/10 ,  G06F12/0862

CPC classification number: G06F12/0862 ,  G06F12/10 ,  G06F12/109 ,  G06F2212/1021 ,  G06F2212/283 ,  G06F2212/312 ,  G06F2212/507 ,  G06F2212/6026 ,  G06F2212/608 ,  G06F2212/65 ,  G06F2212/654

Abstract: 本发明揭示用于预取存储器管理单元MMU中的地址变换的系统及方法。所述MMU检测与和所述MMU相关联的一或多个转换高速缓冲存储器有关的触发条件，所述触发条件与触发地址相关联；产生描述待预取到所述一或多个转换高速缓冲存储器中的地址转换序列的序列描述符，所述地址转换序列包括对应于邻近于含有所述触发地址的地址范围的多个地址范围的多个地址转换；以及将地址转换请求发布到所述一或多个转换高速缓冲存储器以获得所述多个地址转换中的每一者，其中所述一或多个转换高速缓冲存储器在所述一或多个转换高速缓冲存储器中不存在所述多个地址转换中的至少一个地址转换时将所述至少一个地址转换预取到所述一或多个转换高速缓冲存储器中。

公开(公告)号：CN107710173A

公开(公告)日：2018-02-16

申请号：CN201680029881.7

申请日：2016-04-27

Applicant: 高通股份有限公司

Inventor： J·E·波达艾玛 ,  P·C·J·维尔齐恩斯基 ,  C·J·摩瑞拉 ,  A·米雷特斯凯 ,  M·瓦里亚 ,  K·J·厄恩魏因 ,  M·索马孙达拉姆 ,  M·U·乔德里 ,  S·M·加代尔拉布

IPC: G06F12/0844 ,  G06F12/1036

CPC classification number: G06F12/1063 ,  G06F12/0806 ,  G06F12/0842 ,  G06F12/0844 ,  G06F12/0891 ,  G06F12/1009 ,  G06F12/1036 ,  G06F2212/1024 ,  G06F2212/50 ,  G06F2212/655 ,  G06F2212/682 ,  G06F2212/683 ,  G06F2212/684

Abstract: 系统及方法涉及在多线程存储器管理单元MMU中执行地址转换。两个或多于两个地址转换请求可由所述多线程MMU接收且被并行地处理以检索到系统存储器的地址的地址转换。如果所述地址转换存在于所述多线程MMU的转换高速缓冲存储器中，那么可从所述转换高速缓冲存储器接收所述地址转换且将其调度以用于使用所述经转换地址接入所述系统存储器。如果所述转换高速缓冲存储器中存在未命中，那么可在两个或多于两个转换表查核行程中并行地调度两个或多于两个地址转换请求。