-
公开(公告)号：CN105684299B
公开(公告)日：2017-05-31
申请号：CN201480058686.8
申请日：2014-10-17
Applicant: 高通股份有限公司
Inventor： E·特洛弗茨
IPC: H03B5/36
CPC classification number: H03B5/362 , H03B5/364 , H03B2200/0046 , H03B2200/005 , H03B2200/0052 , H03B2200/0082 , H03B2201/0266
Abstract: 振荡器电路可响应于模式信号而选择性地在正常模式与低功率模式之间切换。在正常模式期间，振荡器电路可采用第一放大器配置和第一电容性负载以生成具有相对低的频率误差的高准确性时钟信号。在低功率模式期间，振荡器电路可采用第二放大器配置和第二电容性负载以使用最小功耗来生成低功率时钟信号。补偿电路可被用于在低功率模式期间偏移相对高的频率误差。
-
公开(公告)号：CN109150163A
公开(公告)日：2019-01-04
申请号：CN201810964900.6
申请日：2014-12-12
Applicant: 高通股份有限公司
Inventor： E·特洛弗茨
CPC classification number: H03L7/16 , H03K23/68 , H03L7/0812
Abstract: 公开了一种时钟生成电路，其可以用相对不易受VCO拉频影响的方式生成多个相位延迟信号。该时钟生成电路可包括：用以生成振荡信号的电路；用以生成其频率等于该振荡信号的频率的1/(n+0.5)倍的RF信号的分频器，其中，n是大于或等于1的整数值且n+0.5是非整数值；以及用以生成多个本地振荡器信号的DLL电路，其中这些本地振荡器信号相对于彼此相位延迟。
-
公开(公告)号：CN104903963A
公开(公告)日：2015-09-09
申请号：CN201380035469.2
申请日：2013-06-20
Applicant: 高通股份有限公司
Inventor： E·特洛弗茨
CPC classification number: H03L7/0891 , G11C7/222 , H03L7/099 , H03L7/16
Abstract: 公开了一种延迟锁定环(DLL)电路，该延迟锁定环电路能生成具有是输入振荡信号的整数倍的频率的输出振荡信号。该DLL包括相位检测器、电荷泵以及压控振荡器(VCO)。该相位检测器响应于参考信号和反馈信号之间的相位差生成UP控制信号和DN控制信号。电荷泵响应于UP控制信号和DN控制信号生成控制电压。VCO响应于该控制电压来调整输出振荡信号的频率，响应于输入振荡信号来生成参考信号，并且响应于输出振荡信号来生成反馈信号。
-
Patent Agency Ranking
公开(公告)号：CN104903963B
公开(公告)日：2018-09-21
申请号：CN201380035469.2
申请日：2013-06-20
Applicant: 高通股份有限公司
Inventor： E·特洛弗茨
Abstract: 公开了一种延迟锁定环(DLL)电路，该延迟锁定环电路能生成具有是输入振荡信号的整数倍的频率的输出振荡信号。该DLL包括相位检测器、电荷泵以及压控振荡器(VCO)。该相位检测器响应于参考信号和反馈信号之间的相位差生成UP控制信号和DN控制信号。电荷泵响应于UP控制信号和DN控制信号生成控制电压。VCO响应于该控制电压来调整输出振荡信号的频率，响应于输入振荡信号来生成参考信号，并且响应于输出振荡信号来生成反馈信号。
-
公开(公告)号：CN103975522A
公开(公告)日：2014-08-06
申请号：CN201180074934.4
申请日：2011-11-21
Applicant: 高通股份有限公司
Inventor： E·特洛弗茨
IPC: H03B5/18
CPC classification number: H03B5/1841 , H03B2200/0016 , H03B2200/0076
Abstract: 本公开涉及用于提供具有低相位噪声的振荡电路的系统，它以并联连接的共享单匝式电感器线圈的分段的互补VCO对的阵列为特征。
-
公开(公告)号：CN107078710A
公开(公告)日：2017-08-18
申请号：CN201580057727.6
申请日：2015-10-21
Applicant: 高通股份有限公司
Abstract: 一种可变衰减器可与高压射频信号联用。该衰减器可以最低的衰减水平提供几乎不具有损耗的宽动态范围。该衰减器可被实现在数字集成电路工艺中并占用小的集成电路面积。另外，可减小对SoC外部的电路元件的使用。该衰减器使用并联连接到RF输入(RFp、RFn)和RF输出(OUTp、OUTn)的多个衰减器单元(100、110、120、130)。每个衰减器单元使用电容性分压器，这些电容性分压器包括耦合电容器(101、102、111、112、121、122、131、132)以及通过开关(107、108、117、118、127、128、137、138)连接到接地的分压电容器(103、104、113、114、123、124、133、134)。耦合电容器和分压电容器布局在相同的集成电路区域中。电容器还被布局为使得RF输入将RF输出与接地屏蔽以避免RF输出上的寄生电容。
-
公开(公告)号：CN105830348A
公开(公告)日：2016-08-03
申请号：CN201480069318.3
申请日：2014-12-12
Applicant: 高通股份有限公司
Inventor： E·特洛弗茨
CPC classification number: H03L7/16 , H03K23/68 , H03L7/0812
Abstract: 公开了一种时钟生成电路，其可以用相对不易受VCO拉频影响的方式生成多个相位延迟信号。该时钟生成电路可包括：用以生成振荡信号的电路；用以生成其频率等于该振荡信号的频率的1/(n+0.5)倍的RF信号的分频器，其中，n是大于或等于1的整数值且n+0.5是非整数值；以及用以生成多个本地振荡器信号的DLL电路，其中这些本地振荡器信号相对于彼此相位延迟。
-
公开(公告)号：CN105684299A
公开(公告)日：2016-06-15
申请号：CN201480058686.8
申请日：2014-10-17
Applicant: 高通股份有限公司
Inventor： E·特洛弗茨
IPC: H03B5/36
CPC classification number: H03B5/362 , H03B5/364 , H03B2200/0046 , H03B2200/005 , H03B2200/0052 , H03B2200/0082 , H03B2201/0266
Abstract: 振荡器电路可响应于模式信号而选择性地在正常模式与低功率模式之间切换。在正常模式期间，振荡器电路可采用第一放大器配置和第一电容性负载以生成具有相对低的频率误差的高准确性时钟信号。在低功率模式期间，振荡器电路可采用第二放大器配置和第二电容性负载以使用最小功耗来生成低功率时钟信号。补偿电路可被用于在低功率模式期间偏移相对高的频率误差。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.022 seconds)
