-
公开(公告)号：CN105210111B
公开(公告)日：2018-08-31
申请号：CN201480026737.9
申请日：2014-05-13
Applicant: 高通股份有限公司
Inventor： 穆拉特·巴尔契 , 克里斯托弗·保罗·弗拉斯卡蒂 , 阿温阿什·赛塔拉迈亚
CPC classification number: G06T1/20 , G06T15/005
Abstract: GPU可基于可见性流确定是否执行存储在间接缓冲器中的指令。所述指令包含用于渲染与多个仓中的仓相关联的基元的指令，且包含一或多个次级操作。所述可见性流指示与所述仓相关联的所述基元中的一或多者是否将在最后渲染的场景中可见。所述GPU可响应于确定不执行存储在所述间接缓冲器中的所述指令而执行存储在阴影间接缓冲器中的一或多个次级操作。所述GPU可响应于确定执行存储在所述间接缓冲器中的所述指令而执行所述指令用于渲染与所述多个仓中的所述仓相关联的所述基元，以及执行存储在所述间接缓冲器中的所述一或多个次级操作。
-
公开(公告)号：CN103959338A
公开(公告)日：2014-07-30
申请号：CN201280058364.4
申请日：2012-11-07
Applicant: 高通股份有限公司
Inventor： 阿温阿什·赛塔拉迈亚 , 克里斯托弗·保罗·弗拉斯卡蒂
IPC: G06T15/00
CPC classification number: G06T15/005 , G06T11/40
Abstract: 本发明提供了用于确定呈现模式(例如，分格呈现模式及直接呈现模式)的技术及结构，以及用于在所述呈现模式之间切换的技术及结构。呈现模式可通过分析呈现特性来确定。呈现模式还可通过跟踪分格中的过度绘制来确定。所述呈现模式可通过修补使用图形存储器地址的命令以使用系统存储器地址而从分格呈现模式切换到直接呈现模式。修补可由CPU或由可由GPU执行的第二写入命令缓冲器处理。
-
公开(公告)号：CN106233326B
公开(公告)日：2019-11-12
申请号：CN201580020196.3
申请日：2015-04-21
Applicant: 高通股份有限公司
Inventor： 穆拉特·巴尔契 , 阿温阿什·赛塔拉迈亚 , 克里斯托弗·保罗·弗拉斯卡蒂 , 琼纳拉·加达·纳根德拉·库马尔 , C·C·夏普 , 戴维·里赫尔·加西亚·加西亚
Abstract: 一种包括图形处理单元GPU的装置包含存储器及至少一个处理器。所述至少一个处理器可经配置以：接收指示所述GPU对于待由所述GPU显现的帧的一部分可在直接显现模式或分格显现模式之间进行选择的GPU命令包；对于待由所述GPU显现的所述帧的所述部分，基于以下各者中的至少一者确定是使用所述直接显现模式还是所述分格显现模式：所述所接收命令包中的信息或所述GPU的状态；及使用所述所确定直接显现模式或所述分格显现模式显现所述帧的所述部分。
-
公开(公告)号：CN105849780B
公开(公告)日：2019-01-22
申请号：CN201480070397.X
申请日：2014-12-04
Applicant: 高通股份有限公司
Inventor： 穆拉特·巴尔契 , 克里斯托弗·保罗·弗拉斯卡蒂 , 阿温阿什·赛塔拉迈亚
Abstract: 本发明提供用于在基于平铺块的架构上多路径再现的系统和方法，其包含：运用图形处理单元GPU执行查询遍次；运用所述GPU基于所述查询遍次执行条件真遍次而不执行刷新操作；运用所述GPU基于所述查询遍次执行条件假遍次而不执行刷新操作；以及响应于执行所述条件真遍次和所述条件假遍次而运用所述GPU执行刷新操作。
-
公开(公告)号：CN105122310B
公开(公告)日：2018-06-26
申请号：CN201480019155.8
申请日：2014-03-17
Applicant: 高通股份有限公司
Inventor： 克里斯托弗·保罗·弗拉斯卡蒂 , 希滕德拉·莫汉·甘加尼 , 阿温阿什·赛塔拉迈亚
CPC classification number: G06T11/40 , G06T1/20 , G06T11/001 , G06T15/005 , G06T15/04
Abstract: 本发明描述用于支持执行基于瓦片的渲染的图形系统中的帧内时戳的技术。所述用于支持帧内时戳的技术可涉及基于由图形处理单元GPU在执行图形帧的基于瓦片的渲染时产生的多个每仓时戳值产生指示时间点的时戳值。所述时戳值可为所述多个每仓时戳值中的至少两者的函数。所述时戳值可由中央处理单元CPU、所述GPU、另一处理器或其任何组合产生。通过使用每仓时戳值产生针对帧内时戳请求的时戳值，可由执行基于瓦片的渲染的图形系统支持帧内时戳。
-
Patent Agency Ranking
公开(公告)号：CN105247478A
公开(公告)日：2016-01-13
申请号：CN201480029283.0
申请日：2014-04-30
Applicant: 高通股份有限公司
Inventor： 穆拉特·巴尔契 , 克里斯托弗·保罗·弗拉斯卡蒂 , 阿温阿什·赛塔拉迈亚
Abstract: 本发明描述用于将命令写入到命令缓冲器的存储器单元链的存储器单元的技术。所述技术可写入所述命令，且如果在所述写入期间，确定所述存储器单元链中没有充足的空间，那么所述技术可冲洗先前所确认的命令。如果在所述写入之后，所述技术确定分配列表中没有充足的空间用于与所述命令相关联的所述处置，那么所述技术可冲洗先前所确认的命令。
-
公开(公告)号：CN106575228B
公开(公告)日：2019-11-08
申请号：CN201580043094.3
申请日：2015-08-03
Applicant: 高通股份有限公司
Inventor： 克里斯托弗·保罗·弗拉斯卡蒂 , 穆拉特·巴尔契 , 阿温阿什·赛塔拉迈亚 , 莫里斯·富兰克林·里布尔 , 希滕德拉·莫汉·甘尼
Abstract: 在实例中，一种用于渲染图形数据的方法包含接收与多个渲染目标相关联的多个命令，其中所述多个命令是以初始次序接收。所述方法还包含确定所述多个命令的执行次序，包含基于命令之间的数据相依性，以与所述初始次序不同的次序对所述多个命令中的一或多者进行重新排序。所述方法还包含以所述所确定的执行次序来执行所述多个命令。
-
公开(公告)号：CN105247478B
公开(公告)日：2018-02-06
申请号：CN201480029283.0
申请日：2014-04-30
Applicant: 高通股份有限公司
Inventor： 穆拉特·巴尔契 , 克里斯托弗·保罗·弗拉斯卡蒂 , 阿温阿什·赛塔拉迈亚
Abstract: 本发明描述用于将命令写入到命令缓冲器的存储器单元链的存储器单元的技术。所述技术可写入所述命令，且如果在所述写入期间，确定所述存储器单元链中没有充足的空间，那么所述技术可冲洗先前所确认的命令。如果在所述写入之后，所述技术确定分配列表中没有充足的空间用于与所述命令相关联的所述处置，那么所述技术可冲洗先前所确认的命令。
-
公开(公告)号：CN107004399A
公开(公告)日：2017-08-01
申请号：CN201580067169.1
申请日：2015-12-04
Applicant: 高通股份有限公司
Inventor： 克里斯托弗·保罗·弗拉斯卡蒂 , 阿温阿什·赛塔拉迈亚 , 穆拉特·巴尔契
IPC: G09G5/36
CPC classification number: G06T5/002 , A61B3/02 , A61B3/028 , G06T3/0093 , G06T2207/10004 , G06T2207/20092 , G09G5/36 , G09G2320/0271 , G09G2320/066 , G09G2320/08 , G09G2354/00
Abstract: 一种经配置以用于图形处理的设备包含：存储器，其经配置以存储图形数据；以及一或多个处理器，其与所述存储器通信，所述一或多个处理器经配置以输出多个测试图形图像以供显示，接收指示计算装置的用户对来自所述多个测试图形图像的至少一个测试图形图像的感知的输入，确定至少一个参数修改值，且至少部分地基于所述至少一个参数修改值来产生经校正的图形图像。
-
公开(公告)号：CN103959338B
公开(公告)日：2016-09-14
申请号：CN201280058364.4
申请日：2012-11-07
Applicant: 高通股份有限公司
Inventor： 阿温阿什·赛塔拉迈亚 , 克里斯托弗·保罗·弗拉斯卡蒂
IPC: G06T15/00
CPC classification number: G06T15/005 , G06T11/40
Abstract: 本发明呈现了用于确定呈现模式(例如，分格呈现模式及直接呈现模式)的技术及结构，以及用于在所述呈现模式之间切换的技术及结构。呈现模式可通过分析呈现特性来确定。呈现模式还可通过跟踪分格中的过度绘制来确定。所述呈现模式可通过修补使用图形存储器地址的命令以使用系统存储器地址而从分格呈现模式切换到直接呈现模式。修补可由CPU或由可由GPU执行的第二写入命令缓冲器处理。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.022 seconds)
