-
公开(公告)号：CN104714853B
公开(公告)日：2018-05-04
申请号：CN201310687214.6
申请日：2013-12-16
Applicant: 雅特生嵌入式计算有限公司
Inventor： 马丁·彼得·约翰·科尔内斯 , 帕希·尤卡·彼得里·韦内尔 , 江流
IPC: G06F11/00
CPC classification number: G06F11/1637 , G06F11/165
Abstract: 本申请公开使用COTS组件的容错故障安全计算机系统。该系统包括安全相关组件，该安全相关组件响应于接收执行任务的请求生成数据分组并且传递数据分组。该系统进一步包括第一故障安全底架（FSC），该第一故障安全底架连续地生成第一底架健康信号，确定数据分组是否有效，并且基于该确定选择性地确定是否使第一底架健康信号失效。该系统还包括第二FSC，该第二FSC连续地生成第二底架健康信号，确定数据分组的复本是否有效，并且基于该确定选择性地确定是否使第二底架健康信号失效。该系统进一步包括安全继电器箱模块，该安全继电器箱模块基于第一底架健康信号和第二底架健康信号确定是否指示第一FSC在预确定的模式下操作。
-
公开(公告)号：CN104714517B
公开(公告)日：2018-01-19
申请号：CN201410784049.0
申请日：2014-12-16
Applicant: 雅特生嵌入式计算有限公司
Inventor： 帕希·尤卡·彼得里·韦内尔 , 马丁·彼得·约翰·科尔内斯
IPC: G05B19/418 , G06F9/54
Abstract: 本发明提供了用于安全关键系统的可靠、低延迟的硬件和软件进程间通信通道。包括处理器间通信通道的容错失效保护计算机系统包括：发送控制模块，用于将第一数据包编码，并传送第一数据包的第一编码拷贝和第一数据包的第二编码拷贝。该系统还包括接收器控制模块，用于i)接收第二数据包的第一编码拷贝和第二数据包的第二编码拷贝，并且ii)将第一编码拷贝和第二编码拷贝解码。该系统进一步包括重复删除模块，用于接收多个数据包，并传送所述多个数据包中的至少一个唯一数据包。
-
公开(公告)号：CN104714855B
公开(公告)日：2018-12-14
申请号：CN201410418147.2
申请日：2014-08-22
Applicant: 雅特生嵌入式计算有限公司
Inventor： 帕希·尤卡·彼得里·韦内尔 , 马丁·彼得·约翰·科尔内斯 , 什洛莫·普里-陶尔
Abstract: 本发明公开安全系统中的输入/输出操作。一种模块健康系统包括模块健康电路，该模块健康电路包括：硬件寄存器，响应于该系统起动被设置为第一值；应用寄存器，响应于该系统起动被设置为该第一值；以及监视狗计时器寄存器，响应于该系统起动被设置为该第一值。该系统进一步包括：通电自检，确定该系统是否已通过多个测试，并且基于该确定选择性地将该硬件寄存器设置为第二值；外部软件应用，确定安全临界系统是否健康，并且基于该确定选择性地设置该应用寄存器；监视狗计时器应用，选择性地设置该监视狗计时器寄存器；中央处理单元，确定是否使模块健康信号失效。
-
公开(公告)号：CN104714439B
公开(公告)日：2018-03-27
申请号：CN201310689383.3
申请日：2013-12-16
Applicant: 雅特生嵌入式计算有限公司
Inventor： 罗伯特·查尔斯·图福德 , 江流 , 帕希·尤卡·彼得里·韦内尔 , 马丁·彼得·约翰·科尔内斯
IPC: G05B19/042
CPC classification number: G06F1/189 , G05B19/048 , G05B19/05 , G06F11/181 , G06F11/182
Abstract: 公开了一种安全继电器箱系统。一种双冗余计算机安全继电器箱系统包括单独安装至第一和第二印刷电路板的第一和第二故障安全计算系统（FSC）。每个FSC包括被指定为第一CPU和第二CPU的两个计算模块（CPU）。所述第一和第二FSC均连接至安全继电器箱。所述印刷电路板彼此绝缘，以允许在所述印刷电路板之一上维护，而维持另一印刷电路板的FSC的操作。在每个FSC中，从第一和第二CPU的第一和第二印刷电路板生成的健康信号定义多级动态脉冲信号。动态脉冲信号的存在产生被识别为来自第一或第二FSC之一的每一个CPU的第一和第二健康指示信号中的每一个的输出。
-
Patent Agency Ranking
公开(公告)号：CN104714862A
公开(公告)日：2015-06-17
申请号：CN201410784105.0
申请日：2014-12-16
Applicant: 雅特生嵌入式计算有限公司
Inventor： 帕希·尤卡·彼得里·韦内尔 , 马丁·彼得·约翰·科尔内斯
IPC: G06F11/14
CPC classification number: H04L43/50 , B61L15/0063 , B61L27/0061 , G06F11/277 , G06F21/54 , G06F2201/83 , H04L63/123 , H04L69/22
Abstract: 本发明公开了用于安全和任务关键系统的表决架构。一种容错失效保护计算机表决系统包括用于产生第一数据包的第一拷贝和第一数据包的第二拷贝并且传送第一拷贝和第二拷贝的交换模块。该系统还包括用于基于第一拷贝产生第一数据包签名并且传送第一数据包签名的第一表决模块。该系统进一步包括用于基于第二拷贝产生第二数据包签名并且传送第二数据包签名的第二表决模块。
-
公开(公告)号：CN104714862B
公开(公告)日：2018-03-16
申请号：CN201410784105.0
申请日：2014-12-16
Applicant: 雅特生嵌入式计算有限公司
Inventor： 帕希·尤卡·彼得里·韦内尔 , 马丁·彼得·约翰·科尔内斯
IPC: G06F11/14
CPC classification number: H04L43/50 , B61L15/0063 , B61L27/0061 , G06F11/277 , G06F21/54 , G06F2201/83 , H04L63/123 , H04L69/22
Abstract: 本发明公开了用于安全和任务关键系统的表决架构。一种容错失效保护计算机表决系统包括用于产生第一数据包的第一拷贝和第一数据包的第二拷贝并且传送第一拷贝和第二拷贝的交换模块。该系统还包括用于基于第一拷贝产生第一数据包签名并且传送第一数据包签名的第一表决模块。该系统进一步包括用于基于第二拷贝产生第二数据包签名并且传送第二数据包签名的第二表决模块。
-
公开(公告)号：CN104714855A
公开(公告)日：2015-06-17
申请号：CN201410418147.2
申请日：2014-08-22
Applicant: 雅特生嵌入式计算有限公司
Inventor： 帕希·尤卡·彼得里·韦内尔 , 马丁·彼得·约翰·科尔内斯 , 什洛莫·普里-陶尔
CPC classification number: G06F11/3055 , G06F11/0739 , G06F11/0757 , G06F11/1608 , G06F11/1633 , G06F11/1654 , G06F11/202 , G06F11/2038 , G06F11/2284 , G06F11/3495 , G06F2011/2278
Abstract: 本发明公开安全系统中的输入/输出操作。一种模块健康系统包括模块健康电路，该模块健康电路包括：硬件寄存器，响应于该系统起动被设置为第一值；应用寄存器，响应于该系统起动被设置为该第一值；以及监视狗计时器寄存器，响应于该系统起动被设置为该第一值。该系统进一步包括：通电自检，确定该系统是否已通过多个测试，并且基于该确定选择性地将该硬件寄存器设置为第二值；外部软件应用，确定安全临界系统是否健康，并且基于该确定选择性地设置该应用寄存器；监视狗计时器应用，选择性地设置该监视狗计时器寄存器；中央处理单元，确定是否使模块健康信号失效。
-
公开(公告)号：CN104714510B
公开(公告)日：2017-12-26
申请号：CN201310689941.6
申请日：2013-12-16
Applicant: 雅特生嵌入式计算有限公司
Inventor： 帕希·尤卡·彼得里·韦内尔 , 马丁·彼得·约翰·科尔内斯 , 江流
IPC: G06F11/34
CPC classification number: G06F11/3409 , G06F11/1633 , G06F11/165
Abstract: 本发明公开用于容错故障安全计算机系统的基于任务的表决。一种系统包括：将多个第一任务写至第一存储器缓冲器的第一应用；接收多个第一任务的复本的第二存储器缓冲器；将多个第二任务写至第三存储器缓冲器的第二应用；以及接收多个第二任务的复本的第四存储器缓冲器。该系统进一步包括第一比较模块，其基于第一任务和第二任务之间的第一比较，生成第一表决信号。该系统进一步包括第二比较模块，其基于第一任务和第二任务之间的第二比较，生成第二表决信号。所述系统进一步包括第一中央处理单元（CPU），其基于所述第一表决信号和所述第二表决信号，选择性地确定是否使模块健康信号失效。
-
公开(公告)号：CN104714517A
公开(公告)日：2015-06-17
申请号：CN201410784049.0
申请日：2014-12-16
Applicant: 雅特生嵌入式计算有限公司
Inventor： 帕希·尤卡·彼得里·韦内尔 , 马丁·彼得·约翰·科尔内斯
IPC: G05B19/418 , G06F9/54
CPC classification number: G06F11/10 , H04L1/00 , H04L1/08 , Y02P90/02 , G05B19/418
Abstract: 本发明提供了用于安全关键系统的可靠、低延迟的硬件和软件进程间通信通道。包括处理器间通信通道的容错失效保护计算机系统包括：发送控制模块，用于将第一数据包编码，并传送第一数据包的第一编码拷贝和第一数据包的第二编码拷贝。该系统还包括接收器控制模块，用于i)接收第二数据包的第一编码拷贝和第二数据包的第二编码拷贝，并且ii)将第一编码拷贝和第二编码拷贝解码。该系统进一步包括重复删除模块，用于接收多个数据包，并传送所述多个数据包中的至少一个唯一数据包。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.028 seconds)
