-
公开(公告)号:CN116669419A
公开(公告)日:2023-08-29
申请号:CN202310705736.8
申请日:2021-11-30
Applicant: 长鑫存储技术有限公司 , 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本公开提供了一种半导体结构的制作方法及半导体结构,涉及半导体技术领域。该半导体结构的制作方法包括提供基底;于基底上形成有源柱,有源柱包括顺序连接的第一段、第二段和第三段,沿第一方向,于第二段的侧壁、第一段的顶面和第三段的底面上形成第一栅氧化层;于第一栅氧化层上形成第二栅氧化层,第二栅氧化层的长度小于第一栅氧化层的长度,第二栅氧化层靠近第三段设置,第二栅氧化层的厚度大于第一栅氧化层的厚度。本公开通过在有源柱的第二段上的不同位置形成两层不同厚度的栅氧化层,从而有效减少栅诱导漏极泄漏电流,进而提高半导体结构的性能和良率。
-
公开(公告)号:CN114141715A
公开(公告)日:2022-03-04
申请号:CN202111444498.7
申请日:2021-11-30
Applicant: 长鑫存储技术有限公司 , 北京超弦存储器研究院
IPC: H01L21/8242 , H01L27/108
Abstract: 本公开提供了一种半导体结构的制作方法及半导体结构,涉及半导体技术领域。该半导体结构的制作方法包括提供基底;于基底上形成有源柱,有源柱包括顺序连接的第一段、第二段和第三段,沿第一方向,于第二段的侧壁、第一段的顶面和第三段的底面上形成第一栅氧化层;于第一栅氧化层上形成第二栅氧化层,第二栅氧化层的长度小于第一栅氧化层的长度,第二栅氧化层靠近第三段设置,第二栅氧化层的厚度大于第一栅氧化层的厚度。本公开通过在有源柱的第二段上的不同位置形成两层不同厚度的栅氧化层,从而有效减少栅诱导漏极泄露电流,进而提高半导体结构的性能和良率。
-
公开(公告)号:CN116825838A
公开(公告)日:2023-09-29
申请号:CN202210265812.3
申请日:2022-03-17
Applicant: 长鑫存储技术有限公司 , 北京超弦存储器研究院
IPC: H01L29/78 , H01L29/786 , H01L21/336 , H10B12/00
Abstract: 本申请实施例提出了一种半导体结构及其制造方法、存储器及其制造方法,其中,所述半导体结构包括至少一个晶体管,所述晶体管包括:沟道,所述沟道包括第一半导体层和环绕所述第一半导体层设置的第二半导体层;所述第二半导体层在所述沟道中引入应变。
-
公开(公告)号:CN114256158A
公开(公告)日:2022-03-29
申请号:CN202111472785.9
申请日:2021-11-30
Applicant: 长鑫存储技术有限公司 , 北京超弦存储器研究院
IPC: H01L21/8242 , H01L27/108
Abstract: 本公开提供了一种半导体结构的制作方法及半导体结构,涉及半导体技术领域。该半导体结构的制作方法包括:提供基底;于基底上形成阵列排布的有源柱,沿第一方向,有源柱包括顺序连接的第一段、第二段和第三段;于第二段和第三段的侧壁上形成栅氧化层;于栅氧化层的侧壁上形成字线结构,字线结构包括材料不同的第一字线结构和第二字线结构,第一字线结构与栅氧化层的侧壁连接,第一字线结构部分包裹第二字线结构。本公开通过在栅氧化层上设置材料不同的第一字线结构和第二字线结构,使得第一字线结构和第二字线结构的电势不同,有利于控制半导体结构的关断电流,减少栅极诱导漏极泄漏电流和带间隧穿的问题,进而有效提高半导体结构的性能和良率。
-
公开(公告)号:CN114141715B
公开(公告)日:2023-06-23
申请号:CN202111444498.7
申请日:2021-11-30
Applicant: 长鑫存储技术有限公司 , 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本公开提供了一种半导体结构的制作方法及半导体结构,涉及半导体技术领域。该半导体结构的制作方法包括提供基底;于基底上形成有源柱,有源柱包括顺序连接的第一段、第二段和第三段,沿第一方向,于第二段的侧壁、第一段的顶面和第三段的底面上形成第一栅氧化层;于第一栅氧化层上形成第二栅氧化层,第二栅氧化层的长度小于第一栅氧化层的长度,第二栅氧化层靠近第三段设置,第二栅氧化层的厚度大于第一栅氧化层的厚度。本公开通过在有源柱的第二段上的不同位置形成两层不同厚度的栅氧化层,从而有效减少栅诱导漏极泄漏电流,进而提高半导体结构的性能和良率。
-
公开(公告)号:CN114927477A
公开(公告)日:2022-08-19
申请号:CN202210486361.6
申请日:2022-05-06
Applicant: 长鑫存储技术有限公司 , 北京超弦存储器研究院
IPC: H01L21/8242 , H01L27/108
Abstract: 本公开实施例提供了一种半导体器件的制备方法、半导体器件及堆叠器件,其中,所述方法包括:提供衬底;在所述衬底上形成多条沿第一方向延伸的位线;在所述位线上形成第一介质层;自上而下刻蚀所述第一介质层,以在所述第一介质层中形成多个沟道孔,所述沟道孔暴露出所述位线;在所述沟道孔中形成沟道层,所述沟道层包括自下而上分布的第一源/漏区、沟道区和第二源/漏区,所述第一源/漏区与所述位线电连接,且所述第一源/漏区、所述沟道区和所述第二源/漏区的导电类型相同;在所述第一介质层中形成多条沿第二方向延伸的字线,每一条所述字线环绕多个所述沟道层的所述沟道区。
-
公开(公告)号:CN114141713A
公开(公告)日:2022-03-04
申请号:CN202111440472.5
申请日:2021-11-30
Applicant: 长鑫存储技术有限公司 , 北京超弦存储器研究院
IPC: H01L21/8242 , H01L27/108
Abstract: 本公开提供了一种半导体结构的制作方法及半导体结构,涉及半导体技术领域。该半导体结构的制作方法包括:提供基底;于基底上形成阵列排布的多个有源柱,有源柱包括顺序连接的第一段、第二段和第三段,沿第二方向,第二段的横截面面积小于第一段和第三段的横截面面积;于第二段的侧壁、第一段的顶面和第三段的底面上形成栅氧化层;于栅氧化层上形成栅介质层,栅介质层的长度小于栅氧化层的长度,栅介质层靠近第三段设置。本公开通过在栅氧化层的侧壁上形成栅介质层,栅介质层的长度小于栅氧化层,且栅介质层靠近第三段,有利于控制半导体结构的关断电流,减少栅极诱导漏极泄露电流和带间隧穿的问题,进而有效提高半导体结构的性能和良率。
-
公开(公告)号:CN115050744A
公开(公告)日:2022-09-13
申请号:CN202210501456.0
申请日:2022-05-09
Applicant: 长鑫存储技术有限公司 , 北京超弦存储器研究院
IPC: H01L27/108 , H01L21/8242
Abstract: 本公开实施例涉及半导体领域,提供一种半导体结构及制备方法,半导体结构包括:基底,以及位于基底上的位线、字线、有源柱和存储结构;位线沿第一方向延伸,字线沿第二方向延伸,第一方向为垂直基底表面的方向或平行于基底表面的方向中的一者,第二方向为垂直于基底表面的方向或平行于基底表面的方向中的另一者;多个平行于基底且间隔排布的有源柱,字线围绕有源柱的沟道区,有源柱的源区或漏区中的一者电连接位线,有源柱的源区或漏区中的另一者电连接存储结构,存储结构环绕有源柱的支撑区,支撑区位于有源柱与存储结构连接的源区或漏区的一端。本公开实施例提供的半导体结构及制备方法至少可以降低器件线宽的同时提高半导体的存储密度。
-
公开(公告)号:CN114156236A
公开(公告)日:2022-03-08
申请号:CN202111444518.0
申请日:2021-11-30
Applicant: 长鑫存储技术有限公司 , 北京超弦存储器研究院
IPC: H01L21/8242 , H01L27/108
Abstract: 本公开提供了一种半导体结构的制作方法及半导体结构,涉及半导体技术领域。该半导体结构的制作方法包括:提供基底;于基底上形成多个硅柱,多个硅柱阵列排布;对硅柱进行预设处理,形成有源柱,有源柱包括第一段、第二段和第三段;于第二段和第三段的侧壁上形成第一栅氧化层;于第一栅氧化层上形成第二栅氧化层,第二栅氧化层的长度小于第一栅氧化层的长度,第二栅氧化层的厚度大于第一栅氧化层的厚度。本公开通过在有源柱的第二段上的不同位置形成两层不同厚度的栅氧化层,且在第三段上形成的栅氧化层的厚度与第二段上较厚端的栅氧化层厚度相同,从而有效减少栅极诱导漏极泄露电流,进而提高半导体结构的性能和良率。
-
公开(公告)号:CN114141712A
公开(公告)日:2022-03-04
申请号:CN202111440471.0
申请日:2021-11-30
Applicant: 长鑫存储技术有限公司 , 北京超弦存储器研究院
IPC: H01L21/8242 , H01L27/108
Abstract: 本公开提供了一种半导体结构的制作方法及半导体结构,涉及半导体技术领域。该半导体结构的制作方法包括:提供基底;于基底上形成硅柱;对硅柱预设处理,形成具有第一段、第二段和第三段的有源柱,第二段包括第一子段和第二子段,第二子段的横截面面积小于第一子段的横截面面积;形成栅氧化层;形成环绕第二段设置的字线结构,字线结构包括材料不同的第一字线结构和第二字线结构。本公开通过在栅氧化层上设置不同材料的第一字线结构和第二字线结构,且第一子段和第二子段上形成字线结构的厚度不同,使得第二段两端的电势不同,有利于控制半导体结构的关断电流,减少栅极诱导漏极泄漏电流和带间隧穿的问题,有效提高半导体结构的性能和良率。
-
-
-
-
-
-
-
-
-