公开(公告)号：CN118036690A

公开(公告)日：2024-05-14

申请号：CN202410357168.1

申请日：2024-03-27

Applicant: 重庆邮电大学 ,  电子科技大学重庆微电子产业技术研究院

Inventor： 胡绍刚 ,  刘小龙 ,  刘益安 ,  周莆钧

IPC: G06N3/063 ,  G06N3/0464

Abstract: 本发明涉及神经形态计算技术，具体涉及一种灵活卷积的通用型神经形态计算加速器及其使用方法，加速器包括控制模块、寄存器组模块、缓存模块、预处理模块、处理模块、累加模块，缓存模块包括权重缓存模块、激励缓存模块；本发明采用多通道并行的方式进行计算，支持卷积核以1维、2维、三维的方式进行移动，进而提取到不同的特征，可实现多种网络的部署及推理计算。

公开(公告)号：CN117951061A

公开(公告)日：2024-04-30

申请号：CN202410144232.8

申请日：2024-01-31

Applicant: 重庆邮电大学 ,  电子科技大学重庆微电子产业技术研究院

Inventor： 胡绍刚 ,  储磊 ,  刘益安 ,  周莆钧

IPC: G06F13/40

Abstract: 本发明属于片上总线技术领域，具体涉及一种多通道数据总线的仲裁方法，总线系统采用共享型总线互联桥接主机与从机，读写数据通道由多个双向数据通道组成，当两个主机同时发起数据传输请求时需要进行数据仲裁，进行数据仲裁的过程包括：利用仲裁器对发起请求信号的主机进行仲裁，确定每个主机的优先级；为优先级最高的主机所需数据带宽为该主机分配双向数据通道，并在分配的数据通道上进行数据传输；在下一个时刻，判断剩余的双向数据通道是否满足次高优先级的主机所需数据带宽，若满足则为该主机分配所需数据通道，并在分配的数据通道上进行数据传输，否则等待最高优先级的主机完成数据传输并释放占据的双向数据通道后，再根据该主机数据带宽为该主机分配所需数据通道；本发明结合传统仲裁算法，设计了数据通道仲裁，能够高效地完成数据通道仲裁。

公开(公告)号：CN118133913A

公开(公告)日：2024-06-04

申请号：CN202410293577.X

申请日：2024-03-14

Applicant: 重庆邮电大学 ,  电子科技大学重庆微电子产业技术研究院

Inventor： 刘强 ,  刘益安 ,  周莆钧 ,  胡绍刚

IPC: G06N3/063 ,  G06F15/78 ,  G06F13/40

Abstract: 本发明属于芯片开发技术领域，涉及一种神经形态芯片应用系统及其可靠传输方法，包括：UDP通信接口、DDR、神经形态芯片应用部署平台以及系统控制指令寄存器；所述UDP通信接口接收并传输终端数据和DDR存储的数据；所述DDR存储UDP通信接口接收的终端数据和神经形态芯片应用部署平台的处理结果；所述神经形态芯片应用部署平台读取并处理DDR存储的数据；所述系统控制指令寄存器用于控制通信接口、DDR以及神经形态芯片应用部署平台；本发明设计了百兆、千兆通用的UDP通信接口方案，实现了高效数据收发，并保证了数据的可靠性传输；本发明通过神经形态芯片应用部署平台，完成多个应用开发，并实现了应用、测试验证一体化。