公开(公告)号：CN117353706A

公开(公告)日：2024-01-05

申请号：CN202311319727.1

申请日：2023-10-12

Applicant: 重庆邮电大学

Inventor： 袁军 ,  张宇洋 ,  袁财政 ,  张良睿 ,  韩雨坤 ,  杨象陈

IPC: H03H17/06 ,  H03H17/00

Abstract: 本发明请求保护一种基于FPGA的改进Delay‑FxLMS滤波器。本发明通过割集重定时技术重新分配延迟单元的位置，使算法结构流水化；将自适应延迟量设定为2，降低关键路径延迟，提高系统数据吞吐量；采用并行FIR滤波器结构，减少硬件电路寄存器工作频率，降低电路动态功耗。除此之外，将电路划分为多个数据处理模块，使滤波器权值局部更新，可在关键路径延迟不变下增添滤波阶数；利用DSP48E1模块完成信号与滤波系数之间乘加运算的并行处理，加快滤波器的处理速度，提高系统性能和效率。结果表明，该算法在压缩机降噪系统中的最大降噪为10dB，与传统Delay‑FxLMS算法相比，提高了3dB，数据吞吐量提高了1.5倍，收敛速度提高了1.8倍，查找表(LUT)、触发器(FF)和功耗分别降低了18.5％、33.6％和26.6％。