公开(公告)号：CN117978181A

公开(公告)日：2024-05-03

申请号：CN202410030014.1

申请日：2024-01-09

Applicant: 重庆邮电大学

Inventor： 罗雷 ,  薛加迪 ,  何子旸 ,  刘宇昌

IPC: H03M13/13 ,  H03D7/14 ,  H04B1/00 ,  H04B1/04

Abstract: 本发明涉及一种极化码帧间联合译码方法，属于信源信道编码领域。该方法包括：确定极化码编解码模型；对信息位可靠度进行再估计，在确定的极化码编解码模型下，训练出信道可靠度再估计离线表Q；根据可靠度再估计离线表Q进行极化码再构造，极化码进行可靠度再估计，得到信息位比特信道的真实可靠度，根据比特信道的真实可靠度进行比特信道重排序，实现极化码的不等差错保护传输；利用极化码的不等差错特性，挑选出极化码码流中易错的位作为帧间纠错的纠错集，对极化码进行帧间纠错，实现极化码的帧间联合译码算法；将位高编码和/或算术编码引入帧间联合译码算法以实现极化码不等差错保护传输。本方法能够有效的提升图像传输的PSNR。

公开(公告)号：CN116437097A

公开(公告)日：2023-07-14

申请号：CN202310426863.4

申请日：2023-04-20

Applicant: 重庆邮电大学

Inventor： 罗雷 ,  刘同喜 ,  何子旸

IPC: H04N19/34 ,  H04N19/436 ,  H04N19/423 ,  H04N19/124 ,  H04N19/132 ,  H04N19/182 ,  H04N19/60 ,  H04N19/91 ,  H04N19/93 ,  H04N19/96

Abstract: 本发明涉及一种基于FPGA的LCEVC视频编码装置，属于视频编码领域，包括存储模块、读写模块、控制模块、接口模块、上采样模块、做差模块、转换模块、量化模块、熵编码模块。FPGA最小运行单元包括作为视频编码处理器的Xilinx Zynq UltraScale+XCZU9EG‑2FFVB1156E MPSoC系列FPGA芯片、存储模块、DDR4SDRAM和AXI总线。FPGA芯片分别与其相连。本发明提出了一种视频编码方法并对其熵编码进行优化，即将熵编码原有的RLE编码+Huffman编码替换成RLE+rANS编码，利用ANS的优点，在保持高压缩率的同时还保持了低复杂度。