-
公开(公告)号：CN102541063A
公开(公告)日：2012-07-04
申请号：CN201210082214.9
申请日：2012-03-26
Applicant: 重庆邮电大学
Abstract: 本发明涉及智能交通领域，提供一种缩微智能车辆寻线控制方法，利用图像采集装置，获得道路的单通道灰度图像，对图像进行自适应阈值二值化处理，对单通道二值化图像进行边缘检测，在经过边缘检测处理后的图像中进行寻线处理，确定左车道线或/和右车道线；还提供一种缩微智能车辆寻线控制装置，包括与中央处理器相连接的图像获取模块、图像自适应阈值二值化处理模块、边缘检测模块、车道线寻线处理模块和车道线识别模块；本发明对图像进行滤光处理，能够去除比车道线宽的其它白色干扰，极大提升了光线不均匀、车道有强反光等在复杂环境下识别左或/和右车道线的准确率。
-
Patent Agency Ranking
公开(公告)号：CN102722695A
公开(公告)日：2012-10-10
申请号：CN201210146416.5
申请日：2012-05-11
Applicant: 重庆邮电大学
Abstract: 本发明实施例提供了一种缩微交通环境下锥形标识别方法，建立以缩微智能车为原点的地面坐标系，对获取的图像信号进行分析处理从而识别锥形标，即逐个像素扫描，识别图像中的红色像素，将相邻红色像素进行标记形成图像中的红色区域；寻找能框住该红色区域的最小矩形，形成红色矩形块，对红色矩形块编号，并记录其左上角点和右上角点坐标；对编号的两两红色矩形块进行锥形标匹配，识别锥形标，从而完成对锥形标的识别，本发明能够在复杂的缩微交通环境下，特别是在有多块红色干扰的情况下能准确识别锥形标，从而为缩微智能车根据锥形标的摆放位置作出相应的驾驶行为提供准确的道路信息。
-
公开(公告)号：CN102722695B
公开(公告)日：2015-03-25
申请号：CN201210146416.5
申请日：2012-05-11
Applicant: 重庆邮电大学
Abstract: 本发明实施例提供了一种缩微交通环境下锥形标识别方法，建立以缩微智能车为原点的地面坐标系，对获取的图像信号进行分析处理从而识别锥形标，即逐个像素扫描，识别图像中的红色像素，将相邻红色像素进行标记形成图像中的红色区域；寻找能框住该红色区域的最小矩形，形成红色矩形块，对红色矩形块编号，并记录其左上角点和右上角点坐标；对编号的两两红色矩形块进行锥形标匹配，识别锥形标，从而完成对锥形标的识别，本发明能够在复杂的缩微交通环境下，特别是在有多块红色干扰的情况下能准确识别锥形标，从而为缩微智能车根据锥形标的摆放位置作出相应的驾驶行为提供准确的道路信息。
-
公开(公告)号：CN102541063B
公开(公告)日：2014-04-09
申请号：CN201210082214.9
申请日：2012-03-26
Applicant: 重庆邮电大学
Abstract: 本发明涉及智能交通领域，提供一种缩微智能车辆寻线控制方法，利用图像采集装置，获得道路的单通道灰度图像，对图像进行自适应阈值二值化处理，对单通道二值化图像进行边缘检测，在经过边缘检测处理后的图像中进行寻线处理，确定左车道线或/和右车道线；还提供一种缩微智能车辆寻线控制装置，包括与中央处理器相连接的图像获取模块、图像自适应阈值二值化处理模块、边缘检测模块、车道线寻线处理模块和车道线识别模块；本发明对图像进行滤光处理，能够去除比车道线宽的其它白色干扰，极大提升了光线不均匀、车道有强反光等在复杂环境下识别左或/和右车道线的准确率。
-
公开(公告)号：CN102567585B
公开(公告)日：2014-03-19
申请号：CN201110459763.9
申请日：2011-12-31
Applicant: 重庆邮电大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于多核虚拟可重构结构的内部演化硬件系统与方法，包括主机、板载存储器、控制界面和至少一个虚拟可重构结构单元，该系统采用多核虚拟可重构结构的内部演化方法，依据增量演化中的输出函数分解策略，使具有较多输出的顶层系统被分解为具有较少输出的多个子系统，每个子电路在多核虚拟可重构结构上以两阶段并行演化的方式进行演化，通过FPGA硬件执行加速演化算法运算，缩短染色体编码长度，减少任务本身计算复杂度来减少组合逻辑电路的演化代数和演化时间。相对于传统的直接演化和增量演化方法，本发明具有更快的组合逻辑电路演化设计速度和相似的硬件代价等特点。
-
公开(公告)号：CN102567585A
公开(公告)日：2012-07-11
申请号：CN201110459763.9
申请日：2011-12-31
Applicant: 重庆邮电大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于多核虚拟可重构结构的内部演化硬件系统与方法，包括主机、板载存储器、控制界面和至少一个虚拟可重构结构单元，该系统采用多核虚拟可重构结构的内部演化方法，依据增量演化中的输出函数分解策略，使具有较多输出的顶层系统被分解为具有较少输出的多个子系统，每个子电路在多核虚拟可重构结构上以两阶段并行演化的方式进行演化，通过FPGA硬件执行加速演化算法运算，缩短染色体编码长度，减少任务本身计算复杂度来减少组合逻辑电路的演化代数和演化时间。相对于传统的直接演化和增量演化方法，本发明具有更快的组合逻辑电路演化设计速度和相似的硬件代价等特点。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
