公开(公告)号：CN101667219B

公开(公告)日：2011-07-06

申请号：CN200910191018.3

申请日：2009-09-29

Applicant: 重庆大学

Inventor： 周尚波 ,  胡鹏 ,  何革 ,  柳玉炯

IPC: G06F17/50

Abstract: 本发明公开了一种印制电路板测试路径优化方法，其特征在于：所述方法包括如下步骤：A、读取ipc文件，得到待测点所属的网络号、正反面标志、坐标信息，以及相邻网络的信息；B、对信息进行预处理，C、优化路径、E、输出测试文件：开路优化完成后，将按照IPC文件标准生成CONTI.LST文件。本发明由ipc文件读出待测试电路板的所有点信息以及相邻网络信息，根据4针测试原则，重新对各网络号进行组合和排列，在不漏测任何网络的前提下尽量优化走针路径，使得飞针测试仪走针的路径最短，经实际应用，结果比现有软件在测试时间效率上提高了3％到16％，可广泛应用于印制电路板制造行业以及电子行业。

公开(公告)号：CN101667219A

公开(公告)日：2010-03-10

申请号：CN200910191018.3

申请日：2009-09-29

Applicant: 重庆大学

Inventor： 周尚波 ,  胡鹏 ,  何革 ,  柳玉炯

IPC: G06F17/50

Abstract: 本发明公开了一种印制电路板测试路径优化方法，其特征在于：所述方法包括如下步骤：A.读取ipc文件，得到待测点所属的网络号、正反面标志、坐标信息，以及相邻网络的信息；B.对信息进行预处理，C.优化路径、E、输出测试文件：开路优化完成后，将按照IPC文件标准生成CONTI.LST文件。本发明由ipc文件读出待测试电路板的所有点信息以及相邻网络信息，根据4针测试原则，重新对各网络号进行组合和排列，在不漏测任何网络的前提下尽量优化走针路径，使得飞针测试仪走针的路径最短，经实际应用，结果比现有软件在测试时间效率上提高了3％到16％，可广泛应用于印制电路板制造行业以及电子行业。