基于SAD和VOD匹配准则的视频数据帧频提升方法

    公开(公告)号:CN102857728B

    公开(公告)日:2015-05-20

    申请号:CN201210387589.6

    申请日:2012-10-12

    Applicant: 重庆大学

    Abstract: 本发明基于SAD和VOD匹配准则的视频数据帧频提升方法,在对视频数据中两个相邻的参考帧进行内插针处理时,先基于SAD匹配准则,采用双向运动估计方法在两个参考帧中进行匹配块搜索处理,确定待定匹配块对,用于判断各个区块是否具有亮度敏感性;然后,对亮度敏感性的区块,基于VOD匹配准则,再次采用双向运动估计方法进行匹配块搜索处理而确定其对应的最终匹配块对;而对于非亮度敏感性的区块,则直接将待定匹配块对作为其对应的最终匹配块对;最后再根据各个区块对应的最终匹配块对确定运动矢量、进行运动补偿;该方法减小了视频图像中相邻帧因照明变化引起的块匹配误差,能够更加准确的估计运动矢量,从而帮助得到更高质量的待插帧。

    基于SAD和VOD匹配准则的视频数据帧频提升方法

    公开(公告)号:CN102857728A

    公开(公告)日:2013-01-02

    申请号:CN201210387589.6

    申请日:2012-10-12

    Applicant: 重庆大学

    Abstract: 本发明涉及基于SAD和VOD匹配准则的视频数据帧频提升方法,在对视频数据中两个相邻的参考帧进行内插针处理时,先基于SAD匹配准则,采用双向运动估计方法在两个参考帧中进行匹配块搜索处理,确定待定匹配块对,用于判断各个区块是否具有亮度敏感性;然后,对亮度敏感性的区块,基于VOD匹配准则,再次采用双向运动估计方法进行匹配块搜索处理而确定其对应的最终匹配块对;而对于非亮度敏感性的区块,则直接将待定匹配块对作为其对应的最终匹配块对;最后再根据各个区块对应的最终匹配块对确定运动矢量、进行运动补偿;该方法减小了视频图像中相邻帧因照明变化引起的块匹配误差,能够更加准确的估计运动矢量,从而帮助得到更高质量的待插帧。

    数据多级流水算法模块中的RAM分布结构

    公开(公告)号:CN102681796B

    公开(公告)日:2015-04-08

    申请号:CN201210154220.0

    申请日:2012-05-18

    Applicant: 重庆大学

    Abstract: 本发明涉及一种应用于数据多级流水处理过程中的RAM存储器。它包括有按各级流水算法模块划分的相应RAM块区,用于存储前一级算法输出供后一级算法使用的中间处理结果数据的缓存Buffer和用于存储最后一级算法输出数据的RAM0块区三部分,其特征在于:各级RAM块区分为算法片区和传递片区,各算法片区提供相应算法模块所需原始数据的读/写操作,各传递片区一方面存储从前一级传递片区传送来的原始数据,另一方面向下一级算法片区和传递片区传送原始数据,其中第一级的算法片区和传递片区的原始数据由DDR传送输入,最后一级RAM块区仅有算法片区,最后一级算法输出的数据经由RAM0块区传送至DDR。本发明具有如下的优点:能减少对DDR的读/写次数,降低DDR带宽需求。

    一种基于杜芬振子逆向相变的弱正弦信号快速检测方法

    公开(公告)号:CN109740204A

    公开(公告)日:2019-05-10

    申请号:CN201811553023.X

    申请日:2018-12-19

    Abstract: 本发明涉及一种基于杜芬振子逆向相变的弱正弦信号快速检测方法,解决的是原有方法计算结果包含因检测阵列振子数有限而引入的量化误差,无法准确限定相变振子数,单次测量误差明显,收敛过程慢,计算量大的技术问题,通过将检测模型中s个振子发生相变时的参考信号理想幅值用QINC(s)、QDEC(s)代替计算,较好解决了该问题。所述QINC(s)、QDEC(s)为搜索逼近得到的参考信号幅值,逼近程度可通过搜索精度的大小调整,s为限定参数;QINC(s)加上搜索精度的量,则检测阵列相变振子数由大于s变为s;QDEC(s)减去搜索精度的量,则检测阵列相变振子数由小于s变为s。

    数据多级流水算法模块中的RAM分布结构

    公开(公告)号:CN102681796A

    公开(公告)日:2012-09-19

    申请号:CN201210154220.0

    申请日:2012-05-18

    Applicant: 重庆大学

    Abstract: 本发明涉及一种应用于数据多级流水处理过程中的RAM存储器。它包括有按各级流水算法模块划分的相应RAM块区,用于存储前一级算法输出供后一级算法使用的中间处理结果数据的缓存Buffer和用于存储最后一级算法输出数据的RAM0块区三部分,其特征在于:各级RAM块区分为算法片区和传递片区,各算法片区提供相应算法模块所需原始数据的读/写操作,各传递片区一方面存储从前一级传递片区传送来的原始数据,另一方面向下一级算法片区和传递片区传送原始数据,其中第一级的算法片区和传递片区的原始数据由DDR传送输入,最后一级RAM块区仅有算法片区,最后一级算法输出的数据经由RAM0块区传送至DDR。本发明具有如下的优点:能减少对DDR的读/写次数,降低DDR带宽需求。

Patent Agency Ranking