公开(公告)号：CN115774686A

公开(公告)日：2023-03-10

申请号：CN202210934242.2

申请日：2022-08-04

Applicant: 辉达公司

Inventor： J·埃文斯 ,  K·阿加瓦尔

IPC: G06F12/1036 ,  G06F12/1045 ,  G06F12/14

Abstract: 主机可以使用地址转换来将虚拟地址转换为端点的物理地址，其然后可以提交对物理地址的存储器访问请求。主机可将物理地址和使用私钥生成的物理地址的签名合并到对转换请求的响应的转换的地址字段中。端点可通过将组合存储在转换高速缓存的条目中并访问包括在存储器访问请求中的条目来将该组合视为转换的地址。主机可使用私钥从请求生成转换的地址的签名，并将结果与来自请求的签名进行比较。当比较的值匹配时，可验证存储器访问请求，并且可使用转换的地址执行存储器访问。

公开(公告)号：CN112015516B

公开(公告)日：2025-03-28

申请号：CN202010014572.0

申请日：2020-01-07

Applicant: 辉达公司

Inventor： K·阿加瓦尔 ,  A·E·范布伦特

IPC: G06F9/455 ,  G06F9/54

Abstract: 本申请公开了有效地允许同时访问计算系统中资源的技术，存储器系统的多个执行上下文(客户端或访客机)的存储页表失效通常在单个物理命令队列中被排队。多个执行上下文争相访问队列，导致性能低下。虚拟接口和一个或多个虚拟命令队列被分配给每个访客，而不是与其他执行上下文竞争以将失效指令插入到单个物理命令队列中。执行上下文可以通过各自的虚拟接口同时发送存储器系统的失效指令。此外，每个执行上下文还可以通过管理程序传输其他(不太经常发布的)命令。针对先前由管理程序执行的失效指令的错误处理和/或非法访问检查现在由各自的虚拟接口执行。

公开(公告)号：CN111831404A

公开(公告)日：2020-10-27

申请号：CN201910801524.3

申请日：2019-08-28

Applicant: 辉达公司

Inventor： A·潘迪 ,  J·古谱塔 ,  K·阿加瓦尔 ,  J·班尼特 ,  S·S·K·玛杜古拉

IPC: G06F9/46 ,  G06F11/10

Abstract: 本发明公开了一种用于DRAM控制器的高性能内联ECC架构。具体公开了用于减少向存储器读取和写入数据所需的时间的技术。当用于检测和/或纠正数据损坏的纠错码(ECC)位被写入存储器时，可以延迟数据读取和/或写入。在某些情况下写入ECC位可能比写入数据位要花费更长时间，因为ECC写入可能涉及读取/修改/写入操作，而不是简单地将位写入存储器。通过将ECC写入与数据写入交错，可以隐藏与写入ECC位相关联的一些延时。然而，如果没有足够的数据写入可用于交错，则隐藏这种延时变得困难。因此，例如公开了各种技术，其中ECC写入被推迟，直到足够数量的数据写入变得可用于交错。通过交错ECC写入，所公开的技术减少了将向存储器读取和写入数据所需的总时间。

公开(公告)号：CN112015516A

公开(公告)日：2020-12-01

申请号：CN202010014572.0

申请日：2020-01-07

Applicant: 辉达公司

Inventor： K·阿加瓦尔 ,  A·E·范布伦特

IPC: G06F9/455 ,  G06F9/54

Abstract: 本申请公开了有效地允许同时访问计算系统中资源的技术，存储器系统的多个执行上下文(客户端或访客机)的存储页表失效通常在单个物理命令队列中被排队。多个执行上下文争相访问队列，导致性能低下。虚拟接口和一个或多个虚拟命令队列被分配给每个访客，而不是与其他执行上下文竞争以将失效指令插入到单个物理命令队列中。执行上下文可以通过各自的虚拟接口同时发送存储器系统的失效指令。此外，每个执行上下文还可以通过管理程序传输其他(不太经常发布的)命令。针对先前由管理程序执行的失效指令的错误处理和/或非法访问检查现在由各自的虚拟接口执行。