多模式同步对时装置
    3.
    实用新型

    公开(公告)号:CN205017341U

    公开(公告)日:2016-02-03

    申请号:CN201520826765.0

    申请日:2015-10-22

    Abstract: 本实用新型提供一种多模式同步对时装置,包括:微处理器,FPGA模块、GPS模块、物理层网卡芯片PHY以及晶振,晶振与物理层网卡芯片PHY连接,用于为物理层网卡芯片PHY提供时钟信号,FPGA模块分别与GPS模块和物理层网卡芯片PHY连接,FPGA模块还包括IRIG-B码接口,FPGA模块根据GPS模块或物理层网卡芯片PHY的参考时间生成标准时间信息,FPGA模块将时间信息发送给所述待对时设备,或,FPGA模块接收IRIG-B码并解析IRIG-B码中的时间信息,将所述时间信息发送给所述待对时设备。从而该多模式同步对时装置能够实现三种模式的精确对时,分别为GPS对时模式、基于网络对时的模式和基于RIG-B码对时模式。用户能够根据实际现场要求选择对时模式,适应现场多样的同步方式,从而为现场测试带来便利。

    以太网交换装置
    5.
    实用新型

    公开(公告)号:CN205051721U

    公开(公告)日:2016-02-24

    申请号:CN201520819403.9

    申请日:2015-10-21

    Abstract: 本实用新型提供一种以太网交换装置,包括电源、以太网控制芯片和以太网接口,电源与以太网控制芯片连接,用于为以太网控制芯片提供电能;以太网接口与以太网控制芯片连接,用于将数据交换请求信号输送至以太网控制芯片;以太网控制芯片内包括有静态随机存取存储器,用于存储对应的请求数据,以太网控制芯片根据数据交换请求信号将请求数据输出至连接在对应的以太网接口的设备。由于该以太网交换装置的以太网控制芯片内包括有静态随机存取存储器,若以太网接口有大量数据发送,则接口会先将收到的等待发送的数据存储在静态随机存取存储器中,在轮到发送时再发送出去,从而使得各个接入之间可以同时发送数据,大幅度降低了数据传输延时。

    一种电压电流标准源
    6.
    发明公开

    公开(公告)号:CN117849419A

    公开(公告)日:2024-04-09

    申请号:CN202410012923.2

    申请日:2024-01-04

    Abstract: 本申请公开了一种电压电流标准源,本申请提供的宽频电压电流标准源基于FPGA模块和对时模块,通过对时模块实现标准源的绝对相位控制,通过时延预控补偿逻辑,保证输出电压电流具有高精度相位,通过FPGA模块结合对时模块提供的时间同步信号辅助电压、电流输出幅值、频率、相位的控制以及对数模转换模块输出信号的控制,实现定时修正输出通道的时延,最后通过功放模块将数模转换模块输出的模拟信号转换成与时间同步的高精度恒压或恒流信号,作为标准源的电压电流输出,解决了现有的电压电流标准源高频电压电流信号输出的相位精度低的技术问题。

    一种快速开出电路及其继电保护测试仪

    公开(公告)号:CN219833749U

    公开(公告)日:2023-10-13

    申请号:CN202321013011.4

    申请日:2023-04-28

    Inventor: 梁东林 程从敏

    Abstract: 本实用新型公开了一种继电保护快速开出电路及其继电保护测试仪,电路包括电源滤波电路、RC滤波电路、驱动光耦电路、光耦隔离驱动电路和MOS管开关电路;所述驱动光耦电路包括三极管Q3和光耦U1,所述三极管Q3的基极与RC滤波电路连接,所述三极管Q3的集电极与光耦U1的第2脚连接,所述光耦U1的第1脚与电源滤波电路连接;所述光耦隔离驱动电路包括驱动电源VPP和电阻R2,所述光耦隔离驱动电路受驱动光耦电路的控制,当驱动光耦电路工作后光耦U1的第3脚、4脚导通,驱动电源VPP下给到MOS管开关电路,从而控制MOS管开关电路工作。本实用新型将光耦隔离的能力和MOS管的开关能力结合在一起,具有开关动作快的优点。

    一种开机时控制信号延迟电路及延迟装置

    公开(公告)号:CN217159671U

    公开(公告)日:2022-08-09

    申请号:CN202220717006.0

    申请日:2022-03-30

    Inventor: 梁东林

    Abstract: 本实用新型公开了一种开机时控制信号延迟电路及延迟装置,延迟电路包括信号分压电路、信号反向电路、电源滤波电路、逻辑控制电路、RC延迟电路、放电电路和光耦隔离控制电路;所述逻辑控制电路一端连接信号反向电路的输出端,利用反向后的控制信号进行逻辑变换从而控制RC延迟电路进行延迟;所述逻辑控制电路另一端连接光耦隔离控制电路,当延迟结束后,就对光耦隔离控制电路进行控制。本实用新型很好地把逻辑芯片和RC延迟电路结合在一块,从而实现开机时控制信号延迟电路起作用。

    基于ARM的蓄电池容量测试装置

    公开(公告)号:CN212111722U

    公开(公告)日:2020-12-08

    申请号:CN202020600642.6

    申请日:2020-04-21

    Abstract: 本实用新型公开了一种基于ARM的蓄电池容量测试装置,包括主控电路、信号发生器、V/I变换电路、信号放大电路、解调滤波电路、恒流放电电路、电压监测电路;所述主控电路采用的ARM处理器片内集成ADC模块、DAC模块和多个SPI接口;所述ARM处理器通过第一SPI接口控制信号发生器输出交流电压,交流电压通过V/I变换电路转换为交流恒流电流输出至蓄电池,蓄电池两端产生交流电压,交流电压通过信号放大电路放大,再通过ARM处理器的第二SPI接口控制的解调滤波电路,再送至ARM处理器的ADC模块采得电压值,ARM处理器的DAC模块输出电压至恒流放电电路,控制蓄电池放电电流大小,电压监测电路测量蓄电池放电过程中电压变化值。通过本实用新型可以更加准确的测量蓄电池容量。

Patent Agency Ranking