公开(公告)号：CN117898733A

公开(公告)日：2024-04-19

申请号：CN202310873310.3

申请日：2023-07-17

Applicant: 财团法人工业技术研究院

Inventor： 邱显炜 ,  王泰瑞 ,  冯捷威 ,  杨瑞纹

IPC: A61B5/24 ,  A61B5/318 ,  A61B5/389 ,  A61B5/369 ,  A61B5/25 ,  A61B5/28 ,  A61B5/296 ,  A61B5/291

Abstract: 本发明提供一种生理感测装置，适于感测生物体的生理信号，前述的生理感测装置包括感测芯片、耦合式感测电极以及耦合介电叠层。耦合式感测电极与感测芯片电连接。耦合介电叠层覆盖耦合式感测电极且位于耦合式感测电极与生物体之间。耦合介电叠层包括第一介电层与第二介电层，第二介电层的介电常数高于第一介电层的介电常数，且第二介电层位于第一介电层与生物体之间。

公开(公告)号：CN114203673B

公开(公告)日：2025-02-14

申请号：CN202010986266.3

申请日：2020-09-18

Applicant: 财团法人工业技术研究院 ,  台湾积体电路制造股份有限公司

Inventor： 颜劭安 ,  冯捷威 ,  丁子洋 ,  游子澔 ,  朱建勋 ,  杨瑞纹 ,  赖信诚

IPC: H01L23/538 ,  H01L23/498 ,  H01L21/48 ,  H01L21/768

Abstract: 本发明公开一种重布线结构及其形成方法，其中该重布线结构包括：第一重布线层。第一重布线层包括介电层；至少一导体结构，位于所述介电层中，所述至少一导体结构具有宽度L；以及至少一虚设结构，位于所述至少一导体结构旁，且位于所述介电层中，且所述虚设结构具有宽度D，其中所述虚设结构与所述至少一导体结构之间具有间隙宽度S，且所述第一重布线层的平坦度DOP大于或等于95%，其中DOP=[1‑(h/T)]×100%，h是指所述介电层的顶表面的最高的高度与最低的高度之间的差；以及T是指所述至少一导体结构的厚度。

公开(公告)号：CN115732898A

公开(公告)日：2023-03-03

申请号：CN202210224578.X

申请日：2022-03-09

Applicant: 财团法人工业技术研究院

Inventor： 冯捷威 ,  王泰瑞 ,  杨瑞纹 ,  丁子洋

IPC: H01Q1/22 ,  H01Q23/00 ,  G01R1/067

Abstract: 本发明公开一种封装结构、天线模块以及探针卡。封装结构包括连接构件以及设置在连接构件上的第一重分布结构。连接构件包括连接件以及围绕连接件的绝缘层。第一重分布结构包括第一介电层、第一布线图案以及第一元件。第一介电层设置在连接构件上。第一布线图案设置在第一介电层中。第一元件设置在第一介电层上方且电连接至连接件。

公开(公告)号：CN111370400B

公开(公告)日：2023-01-10

申请号：CN201910159382.5

申请日：2019-03-04

Applicant: 财团法人工业技术研究院

Inventor： 钟育华 ,  王泰瑞 ,  冯捷威

IPC: H01L27/02

Abstract: 本发明公开一种静电放电防护装置与具有电容的整合被动组件。所述静电放电防护装置包括配置在封装的重布线层结构中的晶体管、阻抗以及电容。晶体管的第一端与第二端分别耦接至重布线层结构的第一电力轨线与第二电力轨线。阻抗的第一端耦接至第一电力轨线。阻抗的第二端耦接至晶体管的控制端。电容的第一端耦接至阻抗的第二端。电容的第二端耦接至第二电力轨线。

公开(公告)号：CN111603746A

公开(公告)日：2020-09-01

申请号：CN201910136769.9

申请日：2019-02-25

Applicant: 财团法人工业技术研究院

Inventor： 丁子洋 ,  钟育华 ,  冯捷威 ,  吴彦葶

IPC: A63B71/06 ,  A63B31/00

Abstract: 一种游泳姿势校正方法及系统，适于由计算装置利用至少两个重力传感器校正泳者的游泳姿势，其中重力传感器分别置于泳者实施相对划水动作的至少两个肢体的端部。此方法取得泳者的身体参数，以获取适于此身体参数实施一游泳姿势的协调性参考指标，并利用重力传感器监测所述肢体的划水动作，以获得肢体实施划水推进动作的时序图，然后分析时序图以计算泳者的协调性指标，以及将所计算的协调性指标与协调性参考指标比对，以根据比对结果提示校正游泳姿势。

公开(公告)号：CN110846698A

公开(公告)日：2020-02-28

申请号：CN201910184315.9

申请日：2019-03-12

Applicant: 财团法人工业技术研究院

Inventor： 朱建勋 ,  曾建洲 ,  杨明桓 ,  王泰瑞 ,  钟育华 ,  冯捷威

IPC: C25D7/12 ,  C25D5/02 ,  H01L23/488

Abstract: 本发明公开一种待电镀的面板、使用其的电镀制作工艺及以其制造的芯片，其中该待电镀的面板包括一基板和一电场补偿结构。基板包括多个待电镀单元，该些待电镀单元分别包括一第一待电镀图案。电场补偿结构配置于基板上。电场补偿结构包括一第二待电镀图案，该第二待电镀图案环绕待电镀单元之中的至少一者。该些待电镀单元的第一待电镀图案的总面积与该电场补偿结构的第二待电镀图案的面积的比例落在1：0.07至1：0.3的范围中。

公开(公告)号：CN116195972A

公开(公告)日：2023-06-02

申请号：CN202111589589.X

申请日：2021-12-23

Applicant: 财团法人工业技术研究院

Inventor： 锺育华 ,  王泰瑞 ,  冯捷威 ,  丁子洋 ,  杨瑞纹

IPC: A61B5/00 ,  A61B5/05

Abstract: 本发明提供一种生理感测装置，包括电子组件、耦合式感测电极、耦合介电层以及导线层。耦合式感测电极用以感测物体的生理信号，其中物体和耦合式感测电极之间具有电容值。耦合介电层配置于耦合式感测电极下方，使电容值介于1nF至10nF。导线层电连接电子组件与耦合式感测电极。

公开(公告)号：CN112599532A

公开(公告)日：2021-04-02

申请号：CN202011002362.6

申请日：2020-09-22

Applicant: 财团法人工业技术研究院

Inventor： 陈巍中 ,  郭文瑜 ,  冯捷威 ,  王泰瑞

IPC: H01L27/12

Abstract: 本发明提供一种电子装置，包括像素阵列结构、重布线结构以及多个导电通孔结构。像素阵列结构包括多条信号线。重布线结构与像素阵列结构重叠设置且包括多条导线。多个导电通孔结构将像素阵列结构的多条信号线与重布线结构的多条导线电连接。多个导电通孔结构中的至少一个与像素阵列结构共用至少一层导电层。

公开(公告)号：CN110459531A

公开(公告)日：2019-11-15

申请号：CN201810908711.7

申请日：2018-08-10

Applicant: 财团法人工业技术研究院

Inventor： 游政煌 ,  王泰瑞 ,  冯捷威 ,  郑惟元

IPC: H01L23/60 ,  H01L23/538 ,  H01L21/768

Abstract: 本发明公开一种芯片封装结构及其制造方法，所述芯片封装结构包括重分布线路结构层、至少一芯片及封装胶体。重分布线路结构层包括至少一重分布线路、电连接重分布线路的至少一晶体管以及电连接重分布线路与晶体管的多个导电通孔。芯片设置于重分布线路结构层上，且与重分布线路结构层电连接。封装胶体设置于重分布线路结构层上，且至少包覆芯片。另提供一种芯片封装结构的制造方法。

公开(公告)号：CN109599370A

公开(公告)日：2019-04-09

申请号：CN201711419264.0

申请日：2017-12-25

Applicant: 财团法人工业技术研究院 ,  创智智权管理顾问股份有限公司

Inventor： 游政煌 ,  王泰瑞 ,  冯捷威 ,  邱世冠 ,  杨明桓

IPC: H01L23/14 ,  H01L23/485 ,  H01L23/498

Abstract: 本发明公开一种可挠性芯片封装，其包括：第一可挠性基板；第一重布线层，配置于所述第一可挠性基板上；第二可挠性基板；第二重布线层，配置于所述第二可挠性基板上；半导体芯片，配置于所述第一重布线层与所述第二重布线层之间，其中所述半导体芯片电连接至所述第一重布线层及所述第二重布线层至少其中一者；以及第一接合层，配置于所述第一重布线层与所述第二重布线层之间并且包覆所述半导体芯片，其中所述第一接合层、所述第一重布线层及所述第二重布线层位于所述第一可挠性基板与所述第二可挠性基板之间。