一种基于掩模与自适应滤波的红外弱小目标检测跟踪方法

    公开(公告)号:CN115393281A

    公开(公告)日:2022-11-25

    申请号:CN202210901099.7

    申请日:2022-07-28

    Abstract: 一种基于掩模与自适应滤波的红外弱小目标检测跟踪方法,首先利用卫星遥感侦察卫星视场固定的特点,基于初始多帧(5~10帧)红外图像序列生成一个目标前背景掩模,用于记录干扰目标与真实目标的特征信息;然后再次基础上对新输入红外图像进行检测,并根据掩模所包含的目标特征信息构建一个自适应滤波器,能够对不同目标在不同运动时刻下进行特征动态提取,进而提高目标的匹配跟踪精度。本发明方法利用目标掩模和自适应滤波器解决了红外弱小目标在高速运动时的噪声干扰和多目标干扰问题,具备更强的鲁棒性,能够实现各种复杂背景下对多个红外弱小目标的高可靠匹配跟踪,满足了敏感目标星上实时高可靠侦察需求。

    一种高精度载噪比估计方法及系统

    公开(公告)号:CN109541648B

    公开(公告)日:2020-09-18

    申请号:CN201811459783.4

    申请日:2018-11-30

    Abstract: 一种高精度载噪比估计方法,针对复数变频接收机或超外差接收机对观测值进行获取,并通过分别计算不同种类接收机的窄带信号观测值、宽带噪声观测值,形成窄带信号与宽带噪声的功率比,再通过功率比计算得到以分贝为单位的载噪比。本发明通过积分清洗前的变频值或虚拟变频值形成宽带噪声观测值,于宽带变频值和相关值基础上展开计算,克服了现有技术中各类载噪比估计方法精度难以进一步提高,不能精确反映接收机信号质量的微小波动的问题。

    一种同步串口总线接收端抗干扰设计方法

    公开(公告)号:CN108132906B

    公开(公告)日:2020-02-14

    申请号:CN201711242957.7

    申请日:2017-11-30

    Abstract: 本发明公开了一种同步串口总线接收端抗干扰设计方法,在总线拓扑结构不规范、同步串口总线时钟速度较低的情况下,不改变标准硬件接收电路,在FPGA芯片内对同步串口信号采用使能控制、统一时钟、时分采样和三模判决进行处理,提高了信号接收的正确性和可靠性;对外围的RS422/RS485标准同步串口总线拓扑结构约束宽松,总线上的每一条分支长度没有严格限制;本发明抗脉冲干扰能力强,可以滤除总线上的偶发毛刺。

    一种高精度载噪比估计方法及系统

    公开(公告)号:CN109541648A

    公开(公告)日:2019-03-29

    申请号:CN201811459783.4

    申请日:2018-11-30

    Abstract: 一种高精度载噪比估计方法,针对复数变频接收机或超外差接收机对观测值进行获取,并通过分别计算不同种类接收机的窄带信号观测值、宽带噪声观测值,形成窄带信号与宽带噪声的功率比,再通过功率比计算得到以分贝为单位的载噪比。本发明通过积分清洗前的变频值或虚拟变频值形成宽带噪声观测值,于宽带变频值和相关值基础上展开计算,克服了现有技术中各类载噪比估计方法精度难以进一步提高,不能精确反映接收机信号质量的微小波动的问题。

    一种同步串口总线接收端抗干扰设计方法

    公开(公告)号:CN108132906A

    公开(公告)日:2018-06-08

    申请号:CN201711242957.7

    申请日:2017-11-30

    Abstract: 本发明公开了一种同步串口总线接收端抗干扰设计方法,在总线拓扑结构不规范、同步串口总线时钟速度较低的情况下,不改变标准硬件接收电路,在FPGA芯片内对同步串口信号采用使能控制、统一时钟、时分采样和三模判决进行处理,提高了信号接收的正确性和可靠性;对外围的RS422/RS485标准同步串口总线拓扑结构约束宽松,总线上的每一条分支长度没有严格限制;本发明抗脉冲干扰能力强,可以滤除总线上的偶发毛刺。

    一种大范围高线性正交信号幅频动态模拟方法及模拟系统

    公开(公告)号:CN113625310B

    公开(公告)日:2023-08-29

    申请号:CN202110677522.5

    申请日:2021-06-18

    Abstract: 一种大范围高线性正交信号幅频动态模拟系统,FPGA内部包括串口解析模块、RAM地址控制模块、DDS频率控制字控制模块、噪声模块、DDS模块、乘法器、RAM模块;串口解析模块用于与控制采集计算机进行通信,并将通信数据中的控制信息发送给RAM地址控制模块、DDS频率控制字控制模块;DDS频率控制字控制模块用于控制DDS模块生成正交中频信号的频率和相位;RAM地址控制模块通过控制RAM地址信号来控制RAM输出幅度系数;乘法器用于对DDS模块输出的正交中频信号的幅度进行放大或缩小;噪声模块用来产生数字高斯白噪声信号加入到模拟信号中;FPGA输出的信号依次经过DAC和运放滤波电路后输出。

Patent Agency Ranking