Patent search ap:("西安电子科技大学") AND inv:"陈文颖" Page 1

1.

发明公开
多处理器并行架构中识别首个同步异常处理器的方法审中-实审

公开(公告)号：CN118132151A

公开(公告)日：2024-06-04

申请号：CN202410136322.2

申请日：2024-01-31

Applicant: 西安电子科技大学

Inventor： 闫允一 , 刘金涛 , 赖晓玲 , 陈文颖

IPC: G06F9/32 , G06F9/30 , G06F15/163

Abstract: 本发明公开了多处理器并行架构中识别首个同步异常处理器的方法，其原理是：对每个CPU执行定时中断，得到各自的指令地址集合，然后通过取交集的方式检测不同CPU之间是否有相同的指令地址，根据取交集的结果识别指令地址异常于其他CPU的处理器。该多处理器并行架构中识别首个同步异常处理器的方法，解决了在进行定时中断时出现获取程序指令不精确的问题以及现有的关于多核处理器中异步处理器的识别方法中根据异常访存源地址进行计算和分析需要花费一定时间，导致延迟的问题。

Patent Agency Ranking