-
公开(公告)号：CN118506047A
公开(公告)日：2024-08-16
申请号：CN202410103821.1
申请日：2024-01-24
Applicant: 西安电子科技大学
IPC: G06V10/764 , G06V10/774 , G06V10/82 , G06N3/045 , G06N3/08 , G06V10/74
Abstract: 本发明公开了一种基于特征解耦和类中心匹配的领域泛化的图像类别预测处理方法，包括：针对一张待处理图像获取该待处理图像对应的领域泛化数据集；对领域泛化数据集中的文本进行文本解耦；对领域泛化数据集中的图像进行图像解耦；构建类中心存储器，利用类中心存储器得到领域相关的预测概率，通过计算得到领域无关的预测概率，对领域相关的预测概率和领域无关的预测概率进行加权求和得到待处理图像的总体类别的预测概率并输出。本发明构建了类中心存储器，得到领域相关的预测概率，将领域相关的预测概率与领域无关的预测概率相结合，得到总体的预测概率，极大地提高了待处理图像的总体类别的预测概率。
-
公开(公告)号：CN114937556A
公开(公告)日：2022-08-23
申请号：CN202210671885.2
申请日：2022-06-14
Applicant: 西安电子科技大学
Abstract: 本发明属于通信工程设备技术领域,具体为一种通信工程电容夹紧装置,包括承载机构、夹紧机构、容纳机构,所述承载机构的上表面通过螺栓连接有所述夹紧机构,所述夹紧机构的上表面通过螺栓连接有所述容纳机构,还包括能够循对容纳介质进行循环使用的循环机构。本发明一种通信工程电容夹紧装置,通过承载支座的设置，可使得双向丝杆在转动时能够保持稳定；并且在震动筛板及其自身磁性的作用下，可将内部铁屑进行吸附，并使得沙子重新被投入使用；进一步的,能够在装载孔的作用下，并且防漏布自身可延展，进而实现可放置不同尺寸的电容主体；最后在鼓风机的排出口向箱内设置的作用下，避免沙子被扬起，对容沙箱内造成污染。
-
公开(公告)号：CN108896963B
公开(公告)日：2022-03-04
申请号：CN201810456799.3
申请日：2018-05-14
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种机载雷达空时自适应降维处理方法，主要解决传统空时自适应处理方法需要训练样本多，运算复杂度高的问题。其实现步骤是：1)利用多普勒三通道联合自适应处理方法对机载雷达系统接收到的空时快拍数据及待检测单元的空时导向矢量进行预滤波处理，得到降维后的空时快拍数据和降维后的待检测单元的空时导向矢量；2)对降维后的空时快拍数据和降维后的待检测单元的空时导向矢量使用迭代相关相减结构多级维纳滤波器进行最佳权矢量的求解；3)利用最佳权矢量作为滤波系数，对降维后的空时快拍数据进行加权滤波处理，得到目标信息数据。本发明运算量小，数值稳定性好，能增强雷达系统实时性，可用于机载雷达动目标的探测。
-
公开(公告)号：CN110032491B
公开(公告)日：2020-07-31
申请号：CN201910157634.0
申请日：2019-03-01
Applicant: 西安电子科技大学
IPC: G06F11/30
Abstract: 本发明提供一种微处理器监控方法及系统。所述方法，应用于微处理器，包括：对预设指令序列和预设输入值进行预配置，生成预配置信息；以及，捕获微处理器状态信息；根据所述预配置信息和所述微处理器状态信息生成干扰意见；根据所述干扰意见，生成干扰使能信号；根据所述干扰使能信号，对所述微处理器进行干扰。所述系统包括：预配置模块：用于对预设指令序列和预设输入值进行预配置；状态信息捕获模块：用于捕获微处理器状态信息；干扰意见生成模块：用于根据所述预配置信息和所述微处理器状态信息生成干扰意见；干扰使能信号生成模块：用于根据所述干扰意见，生成干扰使能信号；干扰模块：用于根据所述干扰使能信号，对所述微处理器进行干扰。
-
公开(公告)号：CN110059504B
公开(公告)日：2021-02-26
申请号：CN201910157633.6
申请日：2019-03-01
Applicant: 西安电子科技大学
IPC: G06F21/76
Abstract: 本发明提供一种硬件木马检测方法及装置。所述方法包括：对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集；对待测芯片进行路径延迟信息采样，构建待测芯片路径延迟信息数据集；将正负样本芯片路径延迟信息数据集送入待训练的神经网络进行训练，得到神经网络硬件木马检测器；将待测芯片路径延迟信息数据集送入所述神经网络硬件木马检测器，提取待测芯片路径延迟数据的空间结构特征；将待测芯片路径延迟数据的空间结构特征作为时间序列，送入神经网络，提取待测芯片路径延迟数据的时间序列特征；将待测芯片路径延迟数据的时间序列特征送往分类器网络中，对待测芯片是否感染硬件木马及感染何种硬件木马进行判断。
-
Patent Agency Ranking
公开(公告)号：CN110059504A
公开(公告)日：2019-07-26
申请号：CN201910157633.6
申请日：2019-03-01
Applicant: 西安电子科技大学
IPC: G06F21/76
Abstract: 本发明提供一种硬件木马检测方法及装置。所述方法包括：对正负样本芯片进行路径延迟信息采样，构建正负样本芯片路径延迟信息数据集；对待测芯片进行路径延迟信息采样，构建待测芯片路径延迟信息数据集；将正负样本芯片路径延迟信息数据集送入待训练的神经网络进行训练，得到神经网络硬件木马检测器；将待测芯片路径延迟信息数据集送入所述神经网络硬件木马检测器，提取待测芯片路径延迟数据的空间结构特征；将待测芯片路径延迟数据的空间结构特征作为时间序列，送入神经网络，提取待测芯片路径延迟数据的时间序列特征；将待测芯片路径延迟数据的时间序列特征送往分类器网络中，对待测芯片是否感染硬件木马及感染何种硬件木马进行判断。
-
公开(公告)号：CN108896963A
公开(公告)日：2018-11-27
申请号：CN201810456799.3
申请日：2018-05-14
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种机载雷达空时自适应降维处理方法，主要解决传统空时自适应处理方法需要训练样本多，运算复杂度高的问题。其实现步骤是：1)利用多普勒三通道联合自适应处理方法对机载雷达系统接收到的空时快拍数据及待检测单元的空时导向矢量进行预滤波处理，得到降维后的空时快拍数据和降维后的待检测单元的空时导向矢量；2)对降维后的空时快拍数据和降维后的待检测单元的空时导向矢量使用迭代相关相减结构多级维纳滤波器进行最佳权矢量的求解；3)利用最佳权矢量作为滤波系数，对降维后的空时快拍数据进行加权滤波处理，得到目标信息数据。本发明运算量小，数值稳定性好，能增强雷达系统实时性，可用于机载雷达动目标的探测。
-
公开(公告)号：CN118506047B
公开(公告)日：2025-04-01
申请号：CN202410103821.1
申请日：2024-01-24
Applicant: 西安电子科技大学
IPC: G06V10/764 , G06V10/774 , G06V10/82 , G06N3/045 , G06N3/08 , G06V10/74
Abstract: 本发明公开了一种基于特征解耦和类中心匹配的领域泛化的图像类别预测处理方法，包括：针对一张待处理图像获取该待处理图像对应的领域泛化数据集；对领域泛化数据集中的文本进行文本解耦；对领域泛化数据集中的图像进行图像解耦；构建类中心存储器，利用类中心存储器得到领域相关的预测概率，通过计算得到领域无关的预测概率，对领域相关的预测概率和领域无关的预测概率进行加权求和得到待处理图像的总体类别的预测概率并输出。本发明构建了类中心存储器，得到领域相关的预测概率，将领域相关的预测概率与领域无关的预测概率相结合，得到总体的预测概率，极大地提高了待处理图像的总体类别的预测概率。
-
公开(公告)号：CN110032491A
公开(公告)日：2019-07-19
申请号：CN201910157634.0
申请日：2019-03-01
Applicant: 西安电子科技大学
IPC: G06F11/30
Abstract: 本发明提供一种微处理器监控方法及系统。所述方法，应用于微处理器，包括：对预设指令序列和预设输入值进行预配置，生成预配置信息；以及，捕获微处理器状态信息；根据所述预配置信息和所述微处理器状态信息生成干扰意见；根据所述干扰意见，生成干扰使能信号；根据所述干扰使能信号，对所述微处理器进行干扰。所述系统包括：预配置模块：用于对预设指令序列和预设输入值进行预配置；状态信息捕获模块：用于捕获微处理器状态信息；干扰意见生成模块：用于根据所述预配置信息和所述微处理器状态信息生成干扰意见；干扰使能信号生成模块：用于根据所述干扰意见，生成干扰使能信号；干扰模块：用于根据所述干扰使能信号，对所述微处理器进行干扰。
-
公开(公告)号：CN109284637A
公开(公告)日：2019-01-29
申请号：CN201810984765.1
申请日：2018-08-28
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种基于逻辑加密的集成电路及其加密方法，确定集成电路中节点的信号翻转率；根据节点的信号翻转率建立低可控性节点列表，其中，第一低可控性节点列表包含多个低可控性节点；根据集成电路的关键路径更新低可控性节点列表；根据更新后的低可控性节点列表中的低可控性节点获取驱动节点；根据驱动节点对集成电路进行加密，以得到加密的集成电路。本发明的集成电路的加密方法是一种基于逻辑加密的防御硬件木马的方法，其避开了关键路径上的低可控性节点且不对其作任何处理，避免了在关键路径上插入额外且无用的电路，降低了对集成电路性能的影响，从而克服了现有技术中防御硬件木马的方法对集成电路的性能影响较大的问题。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
