公开(公告)号：CN103455714A

公开(公告)日：2013-12-18

申请号：CN201310365661.X

申请日：2013-08-20

Applicant: 西安电子科技大学

Inventor： 张亮 ,  沈沛意 ,  宋娟 ,  董洛兵 ,  刘春红 ,  郑凌 ,  蔡玉鑫

IPC: G06F19/00

Abstract: 本发明公开了一种基于FPGA的DPR SoC自重构系统的耗时计算方法，在DPR SoC自重构系统进行动态实时重构过程中，依据数据的流向可分为三个互斥的耗时阶段，分别为DMEM-PRO阶段、PRO-ICAP阶段和ICAP-CM阶段，每个阶段对应的耗时分别为：RTDMEM-PRO，为处理器将部分配置数据从外部存储设备中读取到本地内存的时间；RTPRO-ICAP，为部分配置数据从处理器本地内存转移至重构控制器缓冲区的时间；RTICAP-CM，为部分配置数据从重构控制器的缓冲区域通过ICAP内部配置访问端口写入到FPGA配置空间的时间；得到DPR SoC自重构系统的全局耗时RT等于上述三个阶段的耗时之和。本发明还公开了一种基于耗时计算方法的性能评估方法。

公开(公告)号：CN103455714B

公开(公告)日：2017-02-08

申请号：CN201310365661.X

申请日：2013-08-20

Applicant: 西安电子科技大学

Inventor： 张亮 ,  沈沛意 ,  宋娟 ,  董洛兵 ,  刘春红 ,  郑凌 ,  蔡玉鑫

IPC: G06F15/78

Abstract: 本发明公开了一种基于FPGA的DPR SoC自重构系统的耗时计算方法，在DPR SoC自重构系统进行动态实时重构过程中，依据数据的流向可分为三个互斥的耗时阶段，分别为DMEM-PRO阶段、PRO-ICAP阶段和ICAP-CM阶段，每个阶段对应的耗时分别为：RTDMEM-PRO，为处理器将部分配置数据从外部存储设备中读取到本地内存的时间；RTPRO-ICAP，为部分配置数据从处理器本地内存转移至重构控制器缓冲区的时间；RTICAP-CM，为部分配置数据从重构控制器的缓冲区域通过ICAP内部配置访问端口写入到FPGA配置空间的时间；得到DPR SoC自重构系统的全局耗时RT等于上述三个阶段的耗时之和。本发明还公开了一种基于耗时计算方法的性能评估方法。

公开(公告)号：CN104820657A

公开(公告)日：2015-08-05

申请号：CN201510245780.0

申请日：2015-05-14

Applicant: 西安电子科技大学

Inventor： 张亮 ,  朱光明 ,  沈沛意 ,  宋娟 ,  蔡玉鑫

IPC: G06F15/167 ,  G06F13/28

Abstract: 本发明公开了一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型，嵌入式异构多核处理器包括两个ARM Cortex-A9处理器及所有FPGA上的IP核，在高速通信时，通过AXI_HP接口，实现FPGA对ARM上的数据访问，以及ARM对FPGA中资源的访问；该模型包括ARM端和FPGA端，FPGA端包括AXI Interconnect、VDMA控制器和硬件加速器，VDMA控制器为硬件加速器提供快速读写内存的数据通道。本发明利用FPGA强大的峰值计算能力对复杂算法进行加速，既保持了ARM编程的灵活性和易用性，又能够发挥FPGA高性能的计算能力，提高了嵌入式异构多核处理器的处理效率和可扩展性。

公开(公告)号：CN103455132A

公开(公告)日：2013-12-18

申请号：CN201310364590.1

申请日：2013-08-20

Applicant: 西安电子科技大学

Inventor： 张亮 ,  沈沛意 ,  宋娟 ,  周梦 ,  李博 ,  蔡玉鑫

IPC: G06F1/32 ,  G06F11/36 ,  G06F11/34

CPC classification number: Y02D10/34

Abstract: 本发明公开了基于硬件性能计数器的嵌入式系统功耗估算方法，通过对性能事件的分类，选择具有代表性的性能事件，计算性能事件的发生次数与功耗之间的斯皮尔曼秩相关系数，判断相关度并选取具有代表性的性能事件，然后使用线性回归的方法建立功耗模型，估算出嵌入式系统的功耗。本发明通过对功耗模型的分析，可观察处理器的功耗按照时间顺序产生的变化，也可以根据实时监测数据对系统的软硬件工作情况采用一定的策略进行调整，以达到保证系统稳定性、延长电池工作时间或者调节散热设备保证性能等目的，从而进行性能优化，进而提高整个系统的运行效率。