公开(公告)号：CN111931925B

公开(公告)日：2024-02-09

申请号：CN202010793337.8

申请日：2020-08-10

Applicant: 西安电子科技大学

Inventor： 田玉敏 ,  王泉 ,  杨鹏飞 ,  李喜林 ,  王振翼 ,  梁瑀

IPC: G06N3/063 ,  G06N3/0464 ,  G06F15/78

Abstract: 本发明提出了一种基于FPGA的二值化神经网络的加速系统，本发明属于集成电路设计技术领域，用于解决现有技术中存在的卷积运算的关键计算路径长导致的计算速度易受到串行计算限制，且资源占用较多的技术问题。所述加速系统包含通过FPGA实现的权重数据缓存模块、输入特征数据缓存模块、配置数据缓存模块、权重数据转换模块、卷积模块、池化模块、全连接模块、结果处理模块、结果缓存模块和控制模块。本发明可应用于嵌入式环境下的目标快速检测等场景。

公开(公告)号：CN111931913B

公开(公告)日：2023-08-01

申请号：CN202010793360.7

申请日：2020-08-10

Applicant: 西安电子科技大学

Inventor： 杨鹏飞 ,  王泉 ,  张志强 ,  梁瑀 ,  王振翼 ,  李喜林

IPC: G06N3/063 ,  G06N3/0464 ,  G06N3/084 ,  G06F30/347

Abstract: 本发明提出了一种基于Caffe的卷积神经网络在FPGA上的部署方法，用于解决现有技术存在的时间消耗大、部署时间长和实际应用性差的问题，实现步骤为：获取训练样本集；基于Caffe构建卷积神经网络模型C；基于Caffe对卷积神经网络模型C进行训练；基于Caffe提取训练好的卷积神经网络模型C*的参数并存储；基于verilog建立卷积神经网络C**；获取卷积神经网络在FPGA上的部署结果。本发明利用Caffe的函数建立了易于控制的卷积神经网络模型，提升了卷积神经网络在FPGA上部署的速度，并且设计了参数配置时的映射操作，让卷积神经网络能够顺利部署。

公开(公告)号：CN111931925A

公开(公告)日：2020-11-13

申请号：CN202010793337.8

申请日：2020-08-10

Applicant: 西安电子科技大学

Inventor： 田玉敏 ,  王泉 ,  杨鹏飞 ,  李喜林 ,  王振翼 ,  梁瑀

IPC: G06N3/063 ,  G06N3/04 ,  G06F15/78

Abstract: 本发明提出了一种基于FPGA的二值化神经网络的加速系统，本发明属于集成电路设计技术领域，用于解决现有技术中存在的卷积运算的关键计算路径长导致的计算速度易受到串行计算限制，且资源占用较多的技术问题。所述加速系统包含通过FPGA实现的权重数据缓存模块、输入特征数据缓存模块、配置数据缓存模块、权重数据转换模块、卷积模块、池化模块、全连接模块、结果处理模块、结果缓存模块和控制模块。本发明可应用于嵌入式环境下的目标快速检测等场景。

公开(公告)号：CN111931913A

公开(公告)日：2020-11-13

申请号：CN202010793360.7

申请日：2020-08-10

Applicant: 西安电子科技大学

Inventor： 杨鹏飞 ,  王泉 ,  张志强 ,  梁瑀 ,  王振翼 ,  李喜林

IPC: G06N3/04 ,  G06N3/063 ,  G06N3/08 ,  G06N20/00 ,  G06F30/347

Abstract: 本发明提出了一种基于Caffe的卷积神经网络在FPGA上的部署方法，用于解决现有技术存在的时间消耗大、部署时间长和实际应用性差的问题，实现步骤为：获取训练样本集；基于Caffe构建卷积神经网络模型C；基于Caffe对卷积神经网络模型C进行训练；基于Caffe提取训练好的卷积神经网络模型C*的参数并存储；基于verilog建立卷积神经网络C**；获取卷积神经网络在FPGA上的部署结果。本发明利用Caffe的函数建立了易于控制的卷积神经网络模型，提升了卷积神经网络在FPGA上部署的速度，并且设计了参数配置时的映射操作，让卷积神经网络能够顺利部署。