-
公开(公告)号：CN109634089B
公开(公告)日：2020-08-21
申请号：CN201811239395.5
申请日：2018-10-23
Applicant: 西安电子科技大学
IPC: G04F10/00
Abstract: 本发明公开了一种应用于工艺非受控检测的两级TDC电路，包括第一级环形延时链TDC、时间余量选择电路和第二级游标型TDC。第一级环形延时链TDC对输入的两路信号进行粗量化，同时，利用环形结构扩展测量动态范围；时间余量选择电路将粗量化后剩余的小于一个延时单元的时间余量传递到第二级去细量化；第二级游标型TDC利用两条快慢不同的延时链对第一级剩余的时间余量进一步细量化，测量分辨率可以通过两条延时链上的延时单元差值调节。本发明有效的解决了传统TDC电路中面积与动态范围的矛盾，分辨率与设计复杂度的矛盾，可以满足基于延时测量的大规模数字集成电路工艺非受控检测对TDC电路的各项需求。
-
公开(公告)号：CN111130754A
公开(公告)日：2020-05-08
申请号：CN201911295859.9
申请日：2019-12-16
Applicant: 西安电子科技大学
IPC: H04L9/06
Abstract: 本发明公开了一种扫描链的加密解密电路及集成电路。加密解密电路包括：认证使能电路、锁信号处理电路、反熔丝一次可编程存储器以及链式反馈移位寄存器电路；认证使能电路用于在第一次检测到扫描触发器的模式选择信号为扫描移位模式对应的状态时输出认证使能信号；锁信号处理电路用于从反熔丝一次可编程存储器中获取锁信号；在认证使能信号有效时将锁信号发送至链式反馈移位寄存器电路，由链式反馈移位寄存器电路对锁信号和密钥进行匹配处理；在认证使能信号失效后将移位的锁信号发送至链式反馈移位寄存器电路，由链式反馈移位寄存器电路根据匹配结果对扫描链进行加密处理或解密处理。本发明可以提高加密解密电路的密钥被破解的难度。
-
公开(公告)号：CN111027270B
公开(公告)日：2023-05-16
申请号：CN201911174900.7
申请日：2019-11-26
Applicant: 西安电子科技大学
IPC: G06F30/38 , G06F30/3312 , G06F115/12
Abstract: 本发明公开了一种用于集成电路设计流程可信设计的方法及电路，包括：获取集成电路的门级网表；其中，所述集成电路门级网表包括工艺偏差信息；获取所述集成电路中的待测路径；将所述待测路径配置成环形振荡器；在所述集成电路的门级网表中增加片上检测电路的门级网表以完成新电路的版图设计；对所述新电路进行第一次动态仿真，得到所述环形振荡器的频率阈值范围；根据所述频率阈值范围利用所述检测电路对所述新电路进行可信设计验证。本发明提供的可信设计方法将木马对侧信道信息的影响直接反映在路径延迟上，省去了对木马进行建模的过程，降低了测试难度；同时检测电路结构简单，易于整合进集成电路设计流程，保证了测量的精确。
-
公开(公告)号：CN111208416A
公开(公告)日：2020-05-29
申请号：CN202010043955.0
申请日：2020-01-15
Applicant: 西安电子科技大学
IPC: G01R31/3183 , G01R31/317
Abstract: 本发明属于集成电路检测技术领域，具体涉及基于时间数字转换器的集成电路工艺可信检测方法及电路，包括：获取载体电路中的若干关键路径；根据所述若干关键路径在所述载体电路上添加时间数字转换器电路得到添加检测电路的载体电路；对所述添加检测电路的载体电路进行动态仿真得到动态仿真结果；根据所述添加检测电路的载体电路得到集成电路芯片，并对所述集成电路芯片中所述载体电路的所述关键路径进行路径延时检测得到芯片测量结果；将所述动态仿真结果与所述集成电路芯片测量结果进行对比得到判断结果。具有面积小、隐蔽性好的有益效果。
-
公开(公告)号：CN110988652A
公开(公告)日：2020-04-10
申请号：CN201911192833.1
申请日：2019-11-28
Applicant: 西安电子科技大学
IPC: G01R31/28
Abstract: 本发明公开了一种回收芯片检测方法及其检测电路，回收芯片检测方法包括：将检测电路、载体电路置于同一环境中；确定载体电路的拟关键路径集；通过检测电路对载体电路进行动态仿真得到第一仿真结果；通过检测电路对载体电路进行老化仿真、并进行动态仿真得到第二仿真结果；根据第一仿真结果、第二仿真结果判断载体电路是否为回收芯片；响应于载体电路为回收芯片，则测量拟关键路径集的延时余量，根据延时余量确定载体电路的老化情况。本发明通过查找拟关键路径集，在检测出电路为回收芯片时，仅测量拟关键路径集的延时余量来了解电路的老化情况，保证了拟关键路径集的准确性和全面性，从而提高了回收芯片检测的准确性。
-
Patent Agency Ranking
公开(公告)号：CN108768984A
公开(公告)日：2018-11-06
申请号：CN201810474570.2
申请日：2018-05-17
Applicant: 西安电子科技大学
IPC: H04L29/06
Abstract: 一种基于现场可编程门阵列的检测入侵装置及方法，主要解决现有硬件检测入侵方法检测速度较慢，且检测速度不稳定，依赖于攻击特征的问题。其装置包括布鲁姆过滤模块、先入先出FIFO模块、比特向量生成模块、控制模块和精确匹配模块。其方法步骤包括将已知攻击信息分组，经过哈希操作生成布鲁姆过滤数组；将攻击信息分组划分为子字段；通过比特向量方法编码每一子字段生成比特向量，并存储在相应的存储器中；通过布鲁姆过滤数组对待检测数据进行过滤，发现疑似攻击数据；对疑似攻击数据进行精确匹配；匹配结果一致时，输出攻击数据。本发明具有检测入侵速度高且稳定，占用存储资源较少等优点。
-
公开(公告)号：CN111208416B
公开(公告)日：2021-08-20
申请号：CN202010043955.0
申请日：2020-01-15
Applicant: 西安电子科技大学
IPC: G01R31/3183 , G01R31/317
Abstract: 本发明属于集成电路检测技术领域，具体涉及基于时间数字转换器的集成电路工艺可信检测方法及电路，包括：获取载体电路中的若干关键路径；根据所述若干关键路径在所述载体电路上添加时间数字转换器电路得到添加检测电路的载体电路；对所述添加检测电路的载体电路进行动态仿真得到动态仿真结果；根据所述添加检测电路的载体电路得到集成电路芯片，并对所述集成电路芯片中所述载体电路的所述关键路径进行路径延时检测得到芯片测量结果；将所述动态仿真结果与所述集成电路芯片测量结果进行对比得到判断结果。具有面积小、隐蔽性好的有益效果。
-
公开(公告)号：CN111812485A
公开(公告)日：2020-10-23
申请号：CN202010524800.9
申请日：2020-06-10
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种集成电路老化失效预警方法及电路，该方法包括：对载体电路和预警电路进行老化仿真，获取载体电路失效时预警电路的检测结果，取小于检测结果的值作为失效阈值；将载体电路和预警电路置于同一老化环境中，按照预设的检测频率定期检测，获取预警电路的检测结果；将检测结果与失效阈值进行比较，若检测结果大于或等于失效阈值，则判定载体电路即将老化失效，并产生预警信号；其中，检测结果为预警电路中第一环形振荡器与第二环形振荡器的频率差值，第一环形振荡器与载体电路保持同步老化，第二环形振荡器保持不被老化。本发明的方法，可以实现对载体电路老化失效情况进行有效预警。
-
公开(公告)号：CN110988652B
公开(公告)日：2021-07-02
申请号：CN201911192833.1
申请日：2019-11-28
Applicant: 西安电子科技大学
IPC: G01R31/28
Abstract: 本发明公开了一种回收芯片检测方法，回收芯片检测方法包括：将检测电路、载体电路置于同一环境中；确定载体电路的拟关键路径集；通过检测电路对载体电路进行动态仿真得到第一仿真结果；通过检测电路对载体电路进行老化仿真、并进行动态仿真得到第二仿真结果；根据第一仿真结果、第二仿真结果判断载体电路是否为回收芯片；响应于载体电路为回收芯片，则测量拟关键路径集的延时余量，根据延时余量确定载体电路的老化情况。本发明通过查找拟关键路径集，在检测出电路为回收芯片时，仅测量拟关键路径集的延时余量来了解电路的老化情况，保证了拟关键路径集的准确性和全面性，从而提高了回收芯片检测的准确性。
-
公开(公告)号：CN111027270A
公开(公告)日：2020-04-17
申请号：CN201911174900.7
申请日：2019-11-26
Applicant: 西安电子科技大学
IPC: G06F30/38 , G06F30/3312 , G06F115/12
Abstract: 本发明公开了一种用于集成电路设计流程可信设计的方法及电路，包括：获取集成电路的门级网表；其中，所述集成电路门级网表包括工艺偏差信息；获取所述集成电路中的待测路径；将所述待测路径配置成环形振荡器；在所述集成电路的门级网表中增加片上检测电路的门级网表以完成新电路的版图设计；对所述新电路进行第一次动态仿真，得到所述环形振荡器的频率阈值范围；根据所述频率阈值范围利用所述检测电路对所述新电路进行可信设计验证。本发明提供的可信设计方法将木马对侧信道信息的影响直接反映在路径延迟上，省去了对木马进行建模的过程，降低了测试难度；同时检测电路结构简单，易于整合进集成电路设计流程，保证了测量的精确。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.07 seconds)
