公开(公告)号：CN119689197A

公开(公告)日：2025-03-25

申请号：CN202411797007.0

申请日：2024-12-09

Applicant: 西安电子科技大学

Inventor： 孟凡鑫 ,  刘毅 ,  徐长卿 ,  郭可欣 ,  廖进福

IPC: G01R31/26

Abstract: 本发明具体涉及一种用于NMOS晶体管的性能分析方法。所述方法包括：根据NMOS晶体管的性能特征确定对应的转移特性曲线；基于NMOS晶体管的转移特性曲线确定对应的初始阈值电压；为所述NMOS晶体管在目标方向施加不同强度的静磁场，以获取对应的阈值电压变化数据；基于所述初始阈值电压、阈值电压变化数据，确定所述NMOS晶体管对应的影响因子，并构建NMOS晶体管的影响因子与阈值电压之间的第一关联关系；其中，所述影响因子用于描述静磁场对NMOS晶体管的阈值电压的影响程度。本方案能够准确描述静磁场环境下晶体管的阈值电压磁场效应；为数字电路设计提供支持。

公开(公告)号：CN120076358A

公开(公告)日：2025-05-30

申请号：CN202510191808.0

申请日：2025-02-21

Applicant: 西安电子科技大学

Inventor： 郭可欣 ,  徐长卿 ,  刘毅 ,  孟凡鑫 ,  廖进福

IPC: H10D10/60 ,  H10D10/01 ,  H10D62/10 ,  H10D62/13 ,  H10D62/17 ,  H05K9/00

Abstract: 本申请公开了本申请提供一种具有抗强磁能力的新型双极型晶体管、控制芯片和晶体管制造方法，通过P型衬底、N型埋层，以及三个第一STI区、第二STI区、有源区和N型深阱；三个第一STI区域均并列设于N型埋层远离P型衬底的一侧；有源区和N型深阱与三个第一STI区间隔沿水平方向排列，且两个第一STI区分别位于所有源区和N型深阱的外围，有源区包括：依次层叠设置的集电极、基极，以及位于基极远离集电极一侧的第二STI区和发射极，第二STI区位于发射极和外围的第一STI区之间，发射极与基极的交界面形成BE结；有效提高了晶体管在不同频率的强磁场环境中的放大倍数稳定性和抗磁干扰能力。

公开(公告)号：CN119783605A

公开(公告)日：2025-04-08

申请号：CN202411993502.9

申请日：2024-12-31

Applicant: 西安电子科技大学

Inventor： 刘毅 ,  汤翰飞 ,  廖进福 ,  黄康琪 ,  徐长卿

IPC: G06F30/3308 ,  G06F30/367 ,  G06F119/02

Abstract: 本发明具体涉及一种强磁场脉冲环境数字集成电路电源网络的评估方法及装置。所述方法包括：对待分析的数字集成电路提取电源网络数据，以获取对应的二维电源网络模型；基于时域数据与频域数据之间的等效关系，对强磁场脉冲数据进行等效转换处理，以获取对应的频域磁场数据；基于频域磁场数据对数字集成电路施加空间均匀的强磁场，获取二维电源网络的感生电势；基于感生电势计算电压容限的降低值，并基于电压容限的降低值确定数字集成电路的电压容限的修正数据。本方案能够实现非试验非破坏的方法评估数字集成电路电源网络可靠性。

公开(公告)号：CN119378316A

公开(公告)日：2025-01-28

申请号：CN202411456015.9

申请日：2024-10-18

Applicant: 西安电子科技大学

Inventor： 孟凡鑫 ,  刘毅 ,  徐长卿 ,  廖新芳 ,  何越 ,  廖进福

IPC: G06F30/23 ,  G06F30/27 ,  G06F30/18 ,  G06F30/392 ,  G06F30/394

Abstract: 本申请属于芯片电源网络技术领域。本申请提供一种针对强磁脉冲环境下增强芯片可靠性的电源网络优化方法。本公开实施例基于芯片的设计条件，利用EDA工具设计芯片，得到初始电源网络。尽可能的使供初始电源网络自身形成闭合的环路；尽量使得不同金属层的通孔在同一垂直线，将开环结构转化为L型结构；在满足供电需求的情况下，适当的增加冗余的金属线条；通过多折结构减小磁通量积分面积，得到目标电源网络。扩展了提高芯片抗磁干扰能力的范围，考虑了外部磁场对芯片电源网络的影响，针对强磁脉冲环境下的芯片设计，提供了可靠性优化方案。