公开(公告)号：CN118036526A

公开(公告)日：2024-05-14

申请号：CN202410123817.1

申请日：2024-01-29

Applicant: 西安电子科技大学

Inventor： 张弘 ,  张洋 ,  晋亚伟 ,  游海龙 ,  陈晨 ,  孙永生 ,  汤正光 ,  刘知行

IPC: G06F30/3312 ,  G06F30/367 ,  G06F30/327 ,  G06F119/04

Abstract: 本发明公开了一种NBTI效应作用下的数字集成电路时序分析方法和装置，包括针对数字电路每个种类的单元，利用预设数量个针对单元单输入端的信号概率采样值确定输入信号概率组合并在各输入信号概率组合下建立老化单元库；针对每个种类单元建立的老化单元库中各timing arc下不同时序模型分别建立老化相关参数和老化结果的映射关系；针对需要仿真的每条路径，确定其中每个单元的状态信息、输入的信号概率、输入信号转换时间、输出信号负载电容和timing arc信息以及对应的映射关系，将相关数据代入对应的映射关系中得到延迟值和输出信号转换时间；将该路径中所有单元的延迟值累加得到整体时序信息；本发明能够降低成本和复杂度，提高实际应用中NBTI效应仿真分析的效率。

公开(公告)号：CN118259136A

公开(公告)日：2024-06-28

申请号：CN202410203614.3

申请日：2024-02-23

Applicant: 西安电子科技大学

Inventor： 张弘 ,  晋亚伟 ,  张洋 ,  游海龙 ,  陈晨 ,  孙永生 ,  汤正光 ,  刘知行

IPC: G01R31/28 ,  G01R31/317 ,  G06F30/3308

Abstract: 本发明涉及一种数字电路中的潜在缺陷位置分析方法、装置、电子设备及存储介质，属于数字电路分析领域，该方法包括获取数字电路中标准单元的参考缺陷关键度；根据标准单元的实际负载得到标准单元的缩放因子；根据标准单元的参考缺陷关键度和缩放因子，得到标准单元的实际缺陷关键度；根据标准单元的实际缺陷关键度确定数字电路中的潜在缺陷位置。通过上述技术方案，利用参考缺陷关键度得到实际缺陷关键度，并进一步根据实际缺陷关键度确定潜在缺陷位置，利用仿真实验得到的参考缺陷关键度，反应潜在缺陷的影响，确保潜在缺陷的分析结果的有效性，从而提高芯片的测试质量，进一步帮助提高芯片的质量和可靠性。

公开(公告)号：CN118036528A

公开(公告)日：2024-05-14

申请号：CN202410145856.1

申请日：2024-02-01

Applicant: 西安电子科技大学

Inventor： 游海龙 ,  张洋 ,  晋亚伟 ,  张弘 ,  刘知行

IPC: G06F30/3315 ,  G06F30/337

Abstract: 本发明公开了一种缓解数字电路NBTI老化的输入矢量生成方法和装置，方法包括：针对数字电路选用的所有种类的单元，建立感知NBTI效应的老化单元库；基于对老化单元库的老化仿真，确定数字电路中的NBTI老化关键路径；基于NBTI老化关键路径，采用线性规划方法确定数字电路中的NBTI老化关键门；基于NBTI老化关键门生成缓解NBTI老化的故障列表，并根据故障列表使用ATPG工具生成缓解NBTI老化的输入矢量。本发明对关键路径及关键门的定位更准确，无需在设计初期为NBTI效应预留额外的裕量、改变电路的结构，不会在缓解NBTI效应的同时给电路的面积、功耗等带来额外开销，无需在求解缓解老化的矢量时产生过大消耗，且生成效率较高。