-
公开(公告)号：CN108734222B
公开(公告)日：2021-06-15
申请号：CN201810509416.4
申请日：2018-05-24
Applicant: 西南大学
IPC: G06K9/62
Abstract: 本发明公开一种基于校对网络的卷积神经网络图像分类方法，在传统单结构的卷积神经网络基础上构建一个反卷积运算网络作为校对网络，校对网络的第一个反卷积层连接工作网络的校对层，校对网络的校对向量输出层与所述工作网络的特征值尾层经比对函数连接，所述校对层为所述工作网络的任意卷积层或全连接层，所述特征值尾层为输出分类向量或分类结果的一层，校对结果从所述特征值尾层开始从后往前倒序调节工作网络每个网络层参数。有益效果：利用反卷积对卷积神经网络运算过程中的图像数据进行还原，还原的结果与卷积神经网络的处理结果进行比对，若出现误差，则把误差反馈给原有卷积神经网络，使之得到更好的训练学习，从而提高图像处理的准确度。
-
公开(公告)号：CN108449080A
公开(公告)日：2018-08-24
申请号：CN201810357314.5
申请日：2018-04-20
Applicant: 西南大学
IPC: H03K19/017
Abstract: 本发明公开了一种基于CMOS反相器和忆阻器构成的全加电路，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号VCin，第二反相器的上端与第一反相器的输入端连接，第二反相器的下端与第四反相器的输入端连接，由第二反相器输出进位信号VCout，异或门电路的输出端连接在第三反相器的上端，同或门电路的输出端连接在第三反相器的下端，由第三反相器输出和电压VSum。其效果是：该电路使逻辑电路融合了计算存储功能，大幅减少了逻辑操作步骤，精简了电路所需元件，使电路成本进一步降低，提高电路的集成度。
-
公开(公告)号：CN108734222A
公开(公告)日：2018-11-02
申请号：CN201810509416.4
申请日：2018-05-24
Applicant: 西南大学
IPC: G06K9/62
Abstract: 本发明公开一种基于校对网络的卷积神经网络图像分类方法，在传统单结构的卷积神经网络基础上构建一个反卷积运算网络作为校对网络，校对网络的第一个反卷积层连接工作网络的校对层，校对网络的校对向量输出层与所述工作网络的特征值尾层经比对函数连接，所述校对层为所述工作网络的任意卷积层或全连接层，所述特征值尾层为输出分类向量或分类结果的一层，校对结果从所述特征值尾层开始从后往前倒序调节工作网络每个网络层参数。有益效果：利用反卷积对卷积神经网络运算过程中的图像数据进行还原，还原的结果与卷积神经网络的处理结果进行比对，若出现误差，则把误差反馈给原有卷积神经网络，使之得到更好的训练学习，从而提高图像处理的准确度。
-
公开(公告)号：CN108449080B
公开(公告)日：2020-06-05
申请号：CN201810357314.5
申请日：2018-04-20
Applicant: 西南大学
IPC: H03K19/017
Abstract: 本发明公开了一种基于CMOS反相器和忆阻器构成的全加电路，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号VCin，第二反相器的上端与第一反相器的输入端连接，第二反相器的下端与第四反相器的输入端连接，由第二反相器输出进位信号VCout，异或门电路的输出端连接在第三反相器的上端，同或门电路的输出端连接在第三反相器的下端，由第三反相器输出和电压VSum。其效果是：该电路使逻辑电路融合了计算存储功能，大幅减少了逻辑操作步骤，精简了电路所需元件，使电路成本进一步降低，提高电路的集成度。
-
-
-
Search Results
4
records
(took 0.021 seconds)
