-
公开(公告)号：CN118276949A
公开(公告)日：2024-07-02
申请号：CN202410405639.1
申请日：2024-04-07
Applicant: 西北大学
Abstract: 本发明公开了一种面向DSP的VLIW调度打包方法，包括如下步骤：步骤1、在LLVM IR优化PASS执行顺序；步骤2、构建指令依赖图IDG；步骤3、根据全局指令依赖图IDG，进行寄存器分配前的调度和打包；步骤4、根据寄存器分配结果重新构建指令依赖图IDG，再根据重新构建的指令依赖图IDG进行寄存器分配后的调度和打包。本发明通过构建基于SSA格式的详尽指令依赖关系图，揭示指令间的潜在并行性，允许编译器在更早的阶段识别并行执行的机会，避免了传统方法在寄存器分配后打包引入的并行性损失问题，显著提高了DSP平台上程序的执行效率。
Search Results
1
records
(took 0.016 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
