-
公开(公告)号：CN114616554B
公开(公告)日：2023-05-23
申请号：CN202080076429.2
申请日：2020-10-01
Applicant: 苹果公司
IPC: G06F12/0888 , G06F12/0897 , G06F12/128 , G06T1/60 , G06T15/00 , G06T15/04 , G06T15/80
Abstract: 本发明公开了涉及数据压缩的技术。可编程着色器电路系统被配置为执行写入像素数据的计算内核的程序指令。第一高速缓存被配置为存储来自该可编程着色器电路系统的像素写入数据，并且第一压缩电路系统被配置为响应于像素写入数据的第一块在该第一高速缓存电路系统中的完全累积而压缩该第一块。第二高速缓存电路系统被配置为在存储层级结构中将来自该可编程着色器电路系统的像素写入数据存储在较高级别，并且第二压缩电路系统被配置为响应于像素写入数据的第二块在该第二高速缓存电路系统中的完全累积而压缩该第二块。写入电路系统被配置为将像素数据的所压缩的第一块和第二块以组合写入的方式写入该存储层级结构中的较高级别。
-
Patent Agency Ranking
公开(公告)号：CN112465690B
公开(公告)日：2022-06-07
申请号：CN202010923482.3
申请日：2020-09-04
Applicant: 苹果公司
Abstract: 本公开涉及图形表面寻址。公开了与图形表面的存储器分配有关的技术。在实施例中，图形处理电路被配置为基于表面空间中的分配给图形表面的地址来访问图形表面。在实施例中，第一转换电路被配置为访问用于表面空间的页面的一组多个转换条目中的一个或多个条目(其中使用虚拟空间中的地址存储转换条目并将表面空间的页面映射到虚拟空间)，基于转换条目中的一个或多个条目将表面空间的地址信息转换为虚拟空间中的地址信息。图形处理电路被配置为基于第一转换电路进行的转换提供用于访问图形表面的地址，第二转换电路被配置为将虚拟空间中的地址转换为被配置为存储该图形表面的存储器的物理空间中的地址。所公开技术允许较大图形表面的稀疏分配。
-
公开(公告)号：CN115516769A
公开(公告)日：2022-12-23
申请号：CN202180029948.8
申请日：2021-04-16
Applicant: 苹果公司
Abstract: 本发明公开了与以下方面相关的技术：针对正被压缩的像素块的不同区域，使用不同的量化来压缩像素数据。在一些实施方案中，压缩电路被配置为针对正被压缩的像素块的像素中所包括的多个分量，确定该像素块的相应区域中的相应最小分量值和最大分量值。基于所确定的最小分量值和最大分量值，该压缩电路可以确定使用第一位数来表示相对于第一区域中的第一分量的基值的增量值，并且使用不同的第二位数来表示相对于该第一区域中的第二分量的基值的增量值。然后，使用所确定的第一位数和第二位数，该压缩电路可以将该像素块的该第一区域中的像素的该第一分量和该第二分量的增量值量化。在一些实施方案中，该压缩电路确定是否在区域内提供跨分量位共享。
-
公开(公告)号：CN114820284A
公开(公告)日：2022-07-29
申请号：CN202210461213.9
申请日：2020-09-04
Applicant: 苹果公司
IPC: G06T1/60 , G06F9/38 , G06F9/50 , G06F12/0811 , G06F12/1009 , G06F12/1036 , G06T1/20 , G06T11/00 , G06T15/00 , G06T15/04
Abstract: 本公开涉及用于图形处理的装置、方法和存储介质。公开了与图形表面的存储器分配有关的技术。在实施例中，图形处理电路被配置为基于表面空间中的分配给图形表面的地址来访问图形表面。第一转换电路配置为访问用于表面空间的页面的一组多个转换条目中的一个或多个条目(其中使用虚拟空间中的地址存储转换条目并将表面空间的页面映射到虚拟空间)，基于转换条目中的一个或多个条目将表面空间的地址信息转换为虚拟空间中的地址信息。图形处理电路配置为基于第一转换电路进行的转换提供用于访问图形表面的地址，第二转换电路配置为将虚拟空间中的地址转换为被配置为存储该图形表面的存储器的物理空间中的地址。本技术允许较大图形表面的稀疏分配。
-
公开(公告)号：CN114616554A
公开(公告)日：2022-06-10
申请号：CN202080076429.2
申请日：2020-10-01
Applicant: 苹果公司
IPC: G06F12/0888 , G06F12/0897 , G06F12/128 , G06T1/60 , G06T15/00 , G06T15/04 , G06T15/80
Abstract: 本发明公开了涉及数据压缩的技术。可编程着色器电路系统被配置为执行写入像素数据的计算内核的程序指令。第一高速缓存被配置为存储来自该可编程着色器电路系统的像素写入数据，并且第一压缩电路系统被配置为响应于像素写入数据的第一块在该第一高速缓存电路系统中的完全累积而压缩该第一块。第二高速缓存电路系统被配置为在存储层级结构中将来自该可编程着色器电路系统的像素写入数据存储在较高级别，并且第二压缩电路系统被配置为响应于像素写入数据的第二块在该第二高速缓存电路系统中的完全累积而压缩该第二块。写入电路系统被配置为将像素数据的所压缩的第一块和第二块以组合写入的方式写入该存储层级结构中的较高级别。
-
公开(公告)号：CN112465690A
公开(公告)日：2021-03-09
申请号：CN202010923482.3
申请日：2020-09-04
Applicant: 苹果公司
Abstract: 本公开涉及图形表面寻址。公开了与图形表面的存储器分配有关的技术。在实施例中，图形处理电路被配置为基于表面空间中的分配给图形表面的地址来访问图形表面。在实施例中，第一转换电路被配置为访问用于表面空间的页面的一组多个转换条目中的一个或多个条目(其中使用虚拟空间中的地址存储转换条目并将表面空间的页面映射到虚拟空间)，基于转换条目中的一个或多个条目将表面空间的地址信息转换为虚拟空间中的地址信息。图形处理电路被配置为基于第一转换电路进行的转换提供用于访问图形表面的地址，第二转换电路被配置为将虚拟空间中的地址转换为被配置为存储该图形表面的存储器的物理空间中的地址。所公开技术允许较大图形表面的稀疏分配。
-
-
-
-
-
Search Results
6
records
(took 0.024 seconds)
