-
公开(公告)号：CN107592927A
公开(公告)日：2018-01-16
申请号：CN201680024415.X
申请日：2016-04-26
Applicant: 英特尔公司
IPC: G06F12/0804 , G06F12/0868 , G06F12/0891 , G06F12/0893 , G06F12/121
CPC classification number: G06F12/121 , G06F9/4418 , G06F12/0804 , G06F12/0864 , G06F12/0868 , G06F12/0891 , G06F12/0893 , G06F12/123 , G06F12/128 , G06F2212/1021 , G06F2212/1024 , G06F2212/214 , G06F2212/608
Abstract: 描述了管理存储器操作的装置、系统和方法。在一个示例中，控制器包括逻辑，所述逻辑用于：接收要对高速缓存存储器中的第一数据元素进行操作的第一事务，在易失性存储器中执行针对第一数据元素的查找操作，并且响应于失败的查找操作，生成高速缓存擦除提示，将高速缓存擦除提示转发到高速缓存擦除引擎，并且至少部分基于高速缓存擦除提示来识别要擦除的一个或多个高速缓存行。其他示例也被公开并被要求保护。
-
Patent Agency Ranking
公开(公告)号：CN113448882A
公开(公告)日：2021-09-28
申请号：CN202011478702.2
申请日：2020-12-15
Applicant: 英特尔公司
IPC: G06F12/0897 , G06F3/06
Abstract: 描述了一种装置。装置包括用于与具有近存储器和远存储器的多级存储器接合的存储器控制器。存储器控制器用于维护第一高速缓存和第二高速缓存。第一高速缓存用于缓存从远存储器近期访问的页面。第二高速缓存用于缓存从远存储器近期访问的页面的地址。第二高速缓存具有第一级和第二级。第一级用于缓存这样的页面的地址：与其相应的地址被缓存在第二级中的页面相比这些页面更近期地被访问。存储器控制器包括逻辑电路，逻辑电路用于通知系统软件：(a)比第一高速缓存中的其他页面更少被访问的第一高速缓存中的第一页面是从远存储器迁移到近存储器的候选；和/或(b)其地址在第二高速缓存的第一级和第二级之间进行了门限数量的往返的第二页面是从远存储器迁移到近存储器的候选。
-
公开(公告)号：CN102483957A
公开(公告)日：2012-05-30
申请号：CN201080026563.8
申请日：2010-12-10
Applicant: 英特尔公司
Inventor： B·L·斯普赖 , T·Z·舍恩博恩 , P·亚伯拉罕 , C·P·莫扎克 , D·G·艾利斯 , J·J·内耶德洛 , B·奎尔巴赫 , Z·格林菲尔德 , R·加塔 , J·托利伊尔 , C·D·卢卡斯 , C·E·容克尔
IPC: G11C29/10
Abstract: 介绍了用于存储器链路的REUT(鲁棒的统一电测试)，其加速了测试、工具开发和调试。此外，它提供了具有足够性能的、由BIOS用来训练参数的训练钩子和在过去的实现中不可能提供的条件。还公开了地址模式生成电路。
-
公开(公告)号：CN107592927B
公开(公告)日：2022-03-04
申请号：CN201680024415.X
申请日：2016-04-26
Applicant: 英特尔公司
IPC: G06F12/0804 , G06F12/0868 , G06F12/0891 , G06F12/0893 , G06F12/121
Abstract: 描述了管理存储器操作的装置、系统和方法。在一个示例中，控制器包括逻辑，所述逻辑用于：接收要对高速缓存存储器中的第一数据元素进行操作的第一事务，在易失性存储器中执行针对第一数据元素的查找操作，并且响应于失败的查找操作，生成高速缓存擦除提示，将高速缓存擦除提示转发到高速缓存擦除引擎，并且至少部分基于高速缓存擦除提示来识别要擦除的一个或多个高速缓存行。其他示例也被公开并被要求保护。
-
公开(公告)号：CN112578999A
公开(公告)日：2021-03-30
申请号：CN202010591818.0
申请日：2020-06-24
Applicant: 英特尔公司
IPC: G06F3/06 , G06F12/0862
Abstract: 多级存储器子系统包括持久性存储器设备，该持久性存储器设备可以顺序地或随机地访问数据块以改善读取延时，或者可以预取数据区块以改善读取带宽。介质控制器在顺序地或随机地访问数据块的第一读取模式与预取数据区块的第二读取模式之间动态切换。介质控制器基于命令队列中未决的读取命令的数量来在第一读取模式和第二读取模式之间切换。
-
公开(公告)号：CN102483957B
公开(公告)日：2016-03-23
申请号：CN201080026563.8
申请日：2010-12-10
Applicant: 英特尔公司
Inventor： B·L·斯普赖 , T·Z·舍恩博恩 , P·亚伯拉罕 , C·P·莫扎克 , D·G·艾利斯 , J·J·内耶德洛 , B·奎尔巴赫 , Z·格林菲尔德 , R·加塔 , J·托利伊尔 , C·D·卢卡斯 , C·E·容克尔
IPC: G11C29/10
Abstract: 介绍了用于存储器链路的REUT(鲁棒的统一电测试)，其加速了测试、工具开发和调试。此外，它提供了具有足够性能的、由BIOS用来训练参数的训练钩子和在过去的实现中不可能提供的条件。还公开了地址模式生成电路。
-
-
-
-
-
Search Results
6
records
(took 0.019 seconds)
