-
公开(公告)号：CN104317791B
公开(公告)日：2018-03-13
申请号：CN201410401488.9
申请日：2010-12-22
Applicant: 英特尔公司
Inventor： C·J·休斯 , Y-K(Y.K.)·陈 , M·博姆 , J·W·布兰特 , M·J·巴克斯顿 , M·J·查尼 , S·陈努帕蒂 , J·科巴尔 , M·G·狄克逊 , M·B·吉尔卡尔 , J·C·霍尔 , H·(S)·井户 , P·拉赫纳 , G·奈格 , C·J·纽伯恩 , R·S·帕塔萨拉蒂 , B·L·托尔 , R·瓦伦丁 , J·G·维德迈尔
IPC: G06F17/30
CPC classification number: G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/30043 , G06F9/30109 , G06F9/3865
Abstract: 本发明涉及汇聚和散布多个数据元素。根据第一方面，可以通过以下步骤来实现高效的数据传输操作：由处理器设备解码指定在第一存储单元和第二存储单元之间的多个数据元素的传输操作的单个指令；发出所述单个指令以由所述处理器中的执行单元来执行；在所述单个指令的执行期间检测异常的发生；并且响应于所述异常，在传送所述异常之前将未决的陷阱或中断传送到异常处理器。
-
公开(公告)号：CN104317791A
公开(公告)日：2015-01-28
申请号：CN201410401488.9
申请日：2010-12-22
Applicant: 英特尔公司
Inventor： C·J·休斯 , Y-K(Y.K.)·陈 , M·博姆 , J·W·布兰特 , M·J·巴克斯顿 , M·J·查尼 , S·陈努帕蒂 , J·科巴尔 , M·G·狄克逊 , M·B·吉尔卡尔 , J·C·霍尔 , H·(S)·井户 , P·拉赫纳 , G·奈格 , C·J·纽伯恩 , R·S·帕塔萨拉蒂 , B·L·托尔 , R·瓦伦丁 , J·G·维德迈尔
IPC: G06F17/30
CPC classification number: G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/30043 , G06F9/30109 , G06F9/3865
Abstract: 本发明涉及汇聚和散布多个数据元素。根据第一方面，可以通过以下步骤来实现高效的数据传输操作：由处理器设备解码指定在第一存储单元和第二存储单元之间的多个数据元素的传输操作的单个指令；发出所述单个指令以由所述处理器中的执行单元来执行；在所述单个指令的执行期间检测异常的发生；并且响应于所述异常，在传送所述异常之前将未决的陷阱或中断传送到异常处理器。
-
公开(公告)号：CN102103483A
公开(公告)日：2011-06-22
申请号：CN201010603703.5
申请日：2010-12-22
Applicant: 英特尔公司
Inventor： C·J·休斯 , Y-K(Y·K·)·陈 , M·博姆 , J·W·布兰特 , M·J·巴克斯顿 , M·J·查尼 , S·陈努帕蒂 , J·科巴尔 , M·G·狄克逊 , M·B·吉尔卡尔 , J·C·霍尔 , H·(S)·井户 , P·拉赫纳 , G·奈格 , C·J·纽伯恩 , R·S·帕塔萨拉蒂 , B·L·托尔 , R·瓦伦丁 , J·G·维德迈尔
IPC: G06F9/30
CPC classification number: G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/30043 , G06F9/30109 , G06F9/3865
Abstract: 根据第一方面，可以通过以下步骤来实现高效的数据传输操作：由处理器设备解码指定在第一存储单元和第二存储单元之间的多个数据元素的传输操作的单个指令；发出所述单个指令以由所述处理器中的执行单元来执行；在所述单个指令的执行期间检测异常的发生；并且响应于所述异常，在传送所述异常之前将未决的陷阱或中断传送到异常处理器。
-
公开(公告)号：CN102609311B
公开(公告)日：2014-12-17
申请号：CN201110439938.X
申请日：2008-09-04
Applicant: 英特尔公司
CPC classification number: G06F9/505 , G06F9/3885 , G06F9/3891 , G06F9/5094 , G06F13/24 , Y02D10/14 , Y02D10/22
Abstract: 在一些实施例中，一种装置包括处理器选择逻辑，用于接收与中断相关联的逻辑目的地标识号码，所述中断每个都具有处理器集群标识号码，用于识别所述中断所引导至的处理器集群。所述逻辑目的地标识号码每个都用于识别在所识别的处理器集群中哪些处理器可用来接收中断中相对应的一个。所述处理器选择逻辑用于选择所述可用的处理器的一个来接收所述中断，以及所述可用的处理器中所选择的一个通过所述逻辑目的地标识号码中相应位的相对位置来被识别。还描述了其它实施例。
-
公开(公告)号：CN101382910A
公开(公告)日：2009-03-11
申请号：CN200810212765.6
申请日：2008-09-04
Applicant: 英特尔公司
CPC classification number: G06F9/505 , G06F9/3885 , G06F9/3891 , G06F9/5094 , G06F13/24 , Y02D10/14 , Y02D10/22
Abstract: 在一些实施例中，一种装置包括处理器选择逻辑，用于接收与中断相关联的逻辑目的地标识号码，所述中断每个都具有处理器集群标识号码，用于识别所述中断所引导至的处理器集群。所述逻辑目的地标识号码每个都用于识别在所识别的处理器集群中哪些处理器可用来接收中断中相对应的一个。所述处理器选择逻辑用于选择所述可用的处理器的一个来接收所述中断，以及所述可用的处理器中所选择的一个通过所述逻辑目的地标识号码中相应位的相对位置来被识别。还描述了其它实施例。
-
Patent Agency Ranking
公开(公告)号：CN1740963A
公开(公告)日：2006-03-01
申请号：CN200510106463.7
申请日：2003-12-26
Applicant: 英特尔公司
CPC classification number: G06F7/535 , G06F7/49905
Abstract: 通过进行扩展精度整数除算法以增加扩展精度的整数除计算的性能并减少用于执行扩展精度整数除的内部操作的处理器的制造成本，一方法实现了改进的内部处理器操作的技术效果。方法包括把大于内部运算装置的L位宽整数被除数分成整数部分，其中第一整数部分包括整数被除数的低M位而第二整数部分包括所述整数被除数的高M位。把第一和第二整数部分从内部整数格式转换成内部浮点格式，并把N位宽整数除数转换成内部浮点格式。在内部浮点格式下用第一和第二部分除以除数以获得第一和第二内部浮点格式的商。然后把第一和第二商从内部浮点格式转换成内部整数格式并加在一起以产生整数商。解决了对大于内部运算装置的扩展精度整数进行整数除计算的问题。
-
公开(公告)号：CN1512324A
公开(公告)日：2004-07-14
申请号：CN200310123563.1
申请日：2003-12-26
Applicant: 英特尔公司
IPC: G06F9/302
CPC classification number: G06F7/535 , G06F7/49905
Abstract: 一种用于扩展精度精数除算法的方法。一种方法包括把第一L位宽的整数被除数分成两个等宽的部分，其中第一整数格式部分包括第一整数被除数的低M位，第二整数格式部分包括第一整数被除数的高M位，其中M等于1/2·L。第一整数格式部分被转换成第一浮点格式部分。N位宽的整数除数从整数格式转换成浮点格式除数。第一浮点格式部分除以浮点格式除数以获得第一浮点格式的商。第一浮点格式商被转换成第一整数格式商。第二整数格式部分被转换成第二浮点格式部分。第二浮点格式部分除以浮点格式除数以获得第二浮点格式商。第二浮点格式的商被转换成第二整数格式商。第一和第二整数格式商加在一起产生第三整数格式商。
-
公开(公告)号：CN102103525B
公开(公告)日：2013-09-25
申请号：CN201010620032.3
申请日：2010-12-21
Applicant: 英特尔公司
IPC: G06F9/52 , G06F15/163
CPC classification number: G06F1/14 , G06F11/1658
Abstract: 在一个实施例中，本发明包括一种方法，该方法用于在系统挂起前记录处理器的第一时戳计数(TSC)计数器的TSC值，在系统挂起后访问存储的TSC值，并使用该存储的TSC值直接更新与在处理器的第一核上执行的第一线程关联的线程偏移值，而不在该处理器的多个核之间进行同步。描述并要求保护其他实施例。
-
公开(公告)号：CN101796499B
公开(公告)日：2013-03-06
申请号：CN200880107214.1
申请日：2008-08-28
Applicant: 英特尔公司
IPC: G06F13/24
CPC classification number: G06F13/24
Abstract: 在一些实施例中，设备包含逻辑中断标识号创建逻辑以接收物理处理器标识号，并通过使用物理处理器标识号创建逻辑处理器标识号。每一个逻辑处理器标识号对应于其中一个物理处理器标识号，并且逻辑处理器标识号各包含处理器群集标识号和群集内标识号。处理器群集标识号各形成为包含来自在适当位置移位的对应物理处理器标识号的一组位，并且群集内标识号各响应于对应物理处理器标识号位中其它位的值形成。描述了其它实施例。
-
公开(公告)号：CN102609311A
公开(公告)日：2012-07-25
申请号：CN201110439938.X
申请日：2008-09-04
Applicant: 英特尔公司
CPC classification number: G06F9/505 , G06F9/3885 , G06F9/3891 , G06F9/5094 , G06F13/24 , Y02D10/14 , Y02D10/22
Abstract: 在一些实施例中，一种装置包括处理器选择逻辑，用于接收与中断相关联的逻辑目的地标识号码，所述中断每个都具有处理器集群标识号码，用于识别所述中断所引导至的处理器集群。所述逻辑目的地标识号码每个都用于识别在所识别的处理器集群中哪些处理器可用来接收中断中相对应的一个。所述处理器选择逻辑用于选择所述可用的处理器的一个来接收所述中断，以及所述可用的处理器中所选择的一个通过所述逻辑目的地标识号码中相应位的相对位置来被识别。还描述了其它实施例。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.019 seconds)
