公开(公告)号：CN107077329B

公开(公告)日：2021-01-01

申请号：CN201580062990.4

申请日：2015-11-16

Applicant: 英特尔公司

Inventor： J.D.科林斯 ,  J.伊耶 ,  S.温克尔 ,  P.克塞卡拉基斯 ,  H.H.陈 ,  R.布劳赫

IPC: G06F9/30

Abstract: 用于使用栈同步指令来实现和维持判定值栈的方法和设备的实施例。在一个实施例中，该设备是一种无序硬件/软件协同设计的处理器，其包括明确管理判定寄存器栈以便跨执行的分支维持栈一致性的指令，所述执行的分支将可变数量的判定值压入到判定栈。在一个实施例中，基于栈的判定寄存器实现使能经由判定寄存器的早期重命名的早期分支计算和早期分支误预测恢复。

公开(公告)号：CN107077329A

公开(公告)日：2017-08-18

申请号：CN201580062990.4

申请日：2015-11-16

Applicant: 英特尔公司

Inventor： J.D.科林斯 ,  J.伊耶 ,  S.温克尔 ,  P.克塞卡拉基斯 ,  H.H.陈 ,  R.布劳赫

IPC: G06F9/30

Abstract: 用于使用栈同步指令来实现和维持判定值栈的方法和设备的实施例。在一个实施例中，该设备是一种无序硬件/软件协同设计的处理器，其包括明确管理判定寄存器栈以便跨执行的分支维持栈一致性的指令，所述执行的分支将可变数量的判定值压入到判定栈。在一个实施例中，基于栈的判定寄存器实现使能经由判定寄存器的早期重命名的早期分支计算和早期分支误预测恢复。

公开(公告)号：CN107077321B

公开(公告)日：2021-08-17

申请号：CN201580063903.7

申请日：2015-11-23

Applicant: 英特尔公司

Inventor： P.P.赖 ,  T.N.宋达格 ,  S.温克尔 ,  P.克塞卡拉基斯 ,  E.舒赫曼

IPC: G06F7/02 ,  G06F9/30

Abstract: 在一个实施例中，使用二进制转化将指令集架构的多个宏指令融合成单个宏指令。可融合指令序列包括递增、比较和跳转指令的序列。在一个实施例中，处理装置为融合宏指令提供支持。在一个实施例中，处理装置在处理器管线的单个执行阶段内执行融合宏指令。在一个实施例中，融合宏指令在单个执行周期内执行。

公开(公告)号：CN107077321A

公开(公告)日：2017-08-18

申请号：CN201580063903.7

申请日：2015-11-23

Applicant: 英特尔公司

Inventor： P.P.赖 ,  T.N.宋达格 ,  S.温克尔 ,  P.克塞卡拉基斯 ,  E.舒赫曼

IPC: G06F7/02 ,  G06F9/30

CPC classification number: G06F9/3001 ,  G06F9/30021 ,  G06F9/30058 ,  G06F9/3017 ,  G06F9/45525 ,  G06F7/02 ,  G06F9/30036 ,  G06F9/30145

Abstract: 在一个实施例中，使用二进制转化将指令集架构的多个宏指令融合成单个宏指令。可融合指令序列包括递增、比较和跳转指令的序列。在一个实施例中，处理装置为融合宏指令提供支持。在一个实施例中，处理装置在处理器管线的单个执行阶段内执行融合宏指令。在一个实施例中，融合宏指令在单个执行周期内执行。