-
公开(公告)号：CN112612731B
公开(公告)日：2024-09-03
申请号：CN202011430918.1
申请日：2015-09-26
Applicant: 英特尔公司
Abstract: 在物理链路的多个数据通道上接收第一数据并且在流通道上接收对应于第一数据的流信号，其识别第一数据的类型。在第一数据中识别特定类型的错误检测码的第一实例。在多个数据通道的至少一部分上接收第二数据并且在流通道上接收对应于第二数据的流信号，其识别第二数据的类型。在第二数据中识别特定类型的错误检测码的第二实例。流通道是物理链路的通道中的另一个通道，并且在一些实例中，第二数据的类型与第一数据的类型不同。
-
公开(公告)号：CN107003971A
公开(公告)日：2017-08-01
申请号：CN201580064585.6
申请日：2015-12-10
Applicant: 英特尔公司
CPC classification number: G06F13/4068 , G06F13/4265
Abstract: 在示例中，预备高性能互连（HPI）而没有单独流通道。为了提供同等功能性，在闲置期期间在数据线路内提供流通道数据。因为每20个数据通道可以提供一个流通道，流通道的消除节省近似5%的面积。在前数据时间，可以将20个数据通道从中间轨带高来表示一个种类的数据（例如，Intel®晶片中互连（IDI）），并且带低来表示第二种类的数据（例如，Intel®芯片上系统构造（IOSF））。为了表示额外种类的数据（例如链路控制分组（LCP）），通道可以分成两个或以上组，并且单个位可以编码为每个组。LCP还可以编码为后数据时间，例如通过停止微片业务并且操纵“VALID”通道从中间轨到0或1。
-
公开(公告)号：CN107003971B
公开(公告)日：2021-10-29
申请号：CN201580064585.6
申请日：2015-12-10
Applicant: 英特尔公司
Abstract: 在示例中，预备高性能互连（HPI）而没有单独流通道。为了提供同等功能性，在闲置期期间在数据线路内提供流通道数据。因为每20个数据通道可以提供一个流通道，流通道的消除节省近似5%的面积。在前数据时间，可以将20个数据通道从中间轨带高来表示一个种类的数据（例如，Intel®晶片中互连（IDI）），并且带低来表示第二种类的数据（例如，Intel®芯片上系统构造（IOSF））。为了表示额外种类的数据（例如链路控制分组（LCP）），通道可以分成两个或以上组，并且单个位可以编码为每个组。LCP还可以编码为后数据时间，例如通过停止微片业务并且操纵“VALID”通道从中间轨到0或1。
-
公开(公告)号：CN107925507A
公开(公告)日：2018-04-17
申请号：CN201580082723.3
申请日：2015-09-26
Applicant: 英特尔公司
CPC classification number: G06F11/1004 , G06F13/16 , G06F2213/16 , H04L1/00 , H04L1/0041 , H04L1/0045 , H04L1/0061 , H04L1/0075 , H04L1/1607 , H04L1/20 , H04L29/06 , H04L2001/0094
Abstract: 在物理链路的多个数据通道上接收第一数据并且在流通道上接收对应于第一数据的流信号，其识别第一数据的类型。在第一数据中识别特定类型的错误检测码的第一实例。在多个数据通道的至少一部分上接收第二数据并且在流通道上接收对应于第二数据的流信号，其识别第二数据的类型。在第二数据中识别特定类型的错误检测码的第二实例。流通道是物理链路的通道中的另一个通道，并且在一些实例中，第二数据的类型与第一数据的类型不同。
-
公开(公告)号：CN112612730B
公开(公告)日：2024-10-29
申请号：CN202011427179.0
申请日：2015-09-26
Applicant: 英特尔公司
Abstract: 在物理链路的多个数据通道上接收第一数据并且在流通道上接收对应于第一数据的流信号，其识别第一数据的类型。在第一数据中识别特定类型的错误检测码的第一实例。在多个数据通道的至少一部分上接收第二数据并且在流通道上接收对应于第二数据的流信号，其识别第二数据的类型。在第二数据中识别特定类型的错误检测码的第二实例。流通道是物理链路的通道中的另一个通道，并且在一些实例中，第二数据的类型与第一数据的类型不同。
-
Patent Agency Ranking
公开(公告)号：CN107005231B
公开(公告)日：2021-06-08
申请号：CN201580064554.0
申请日：2015-11-28
Applicant: 英特尔公司
IPC: H03K5/26
Abstract: 在示例中，公开了一种用于在高性能互连（HPI）中定中心的系统和方法。当互连被从休眠状态上电时，可能必须对时钟信号“定中心”以确保数据在正确的时间被读取。可以使用多阶段方法，其中第一阶段包括用以识别最优参考电压的参考电压扫描。第二阶段包括用以识别最优相位的相位扫描。第三扫描包括二维“眼图”阶段，其中测试从前两次扫描导出的二维眼图内的多个值。在每种情况下，最优值是导致跨多个通道的最少位错误的值。在一个示例中，第二和第三阶段是用软件执行的，并且可以包括测试“受害者”通道，其中邻近的“侵略者”通道具有互补的位模式。
-
公开(公告)号：CN107111588A
公开(公告)日：2017-08-29
申请号：CN201580062087.8
申请日：2015-10-02
Applicant: 英特尔公司
IPC: G06F13/42
Abstract: 本文中描述了用于使用PCIe协议通过USB端口传输数据的技术。在一个示例中，方法包括检测装置和PCIe兼容设备经由类型‑C连接器的耦合，以及向PCIe兼容设备发送至少一个供应商定义的消息。方法还可以包括接收对应于经由PCIe协议的数据传送的替代模式指示符，以及向PCIe兼容设备发送进入模式命令以使得能实现经由PCIe协议的在装置与PCIe兼容设备之间的数据传送。此外，方法可以包括利用PCIe协议经由类型‑C连接器在装置与PCIe兼容设备之间传送数据。
-
公开(公告)号：CN115687234A
公开(公告)日：2023-02-03
申请号：CN202211334256.7
申请日：2016-11-20
Applicant: 英特尔公司
IPC: G06F15/173 , G06F13/36 , G06F13/40 , G06F13/42
Abstract: 本公开的发明名称是“用于软件定义的互连交换机的架构”。提供了一种互连交换机，包含可执行以促进基于外围组件互连高速（PCIe）的互连的交换逻辑，并且进一步包含嵌入在交换机中以提供一个或多个增强路由能力的控制主机。控制主机包含处理器装置、存储器和通过处理器装置可执行的软件，其用于处理在交换机的一个或多个端口处接收的业务以重定向至少一部分业务来提供一个或多个增强路由能力。
-
公开(公告)号：CN112612730A
公开(公告)日：2021-04-06
申请号：CN202011427179.0
申请日：2015-09-26
Applicant: 英特尔公司
Abstract: 在物理链路的多个数据通道上接收第一数据并且在流通道上接收对应于第一数据的流信号，其识别第一数据的类型。在第一数据中识别特定类型的错误检测码的第一实例。在多个数据通道的至少一部分上接收第二数据并且在流通道上接收对应于第二数据的流信号，其识别第二数据的类型。在第二数据中识别特定类型的错误检测码的第二实例。流通道是物理链路的通道中的另一个通道，并且在一些实例中，第二数据的类型与第一数据的类型不同。
-
公开(公告)号：CN108337910A
公开(公告)日：2018-07-27
申请号：CN201680068242.1
申请日：2016-11-20
Applicant: 英特尔公司
IPC: G06F15/173
CPC classification number: G06F13/4022 , G06F13/36 , G06F13/4282
Abstract: 提供了一种互连交换机，包含可执行以促进基于外围组件互连高速（PCIe）的互连的交换逻辑，并且进一步包含嵌入在交换机中以提供一个或多个增强路由能力的控制主机。控制主机包含处理器装置、存储器和通过处理器装置可执行的软件，其用于处理在交换机的一个或多个端口处接收的业务以重定向至少一部分业务来提供一个或多个增强路由能力。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.018 seconds)
