多线程处理器中的性能优先化

    公开(公告)号:CN101313286B

    公开(公告)日:2012-03-28

    申请号:CN200680043761.9

    申请日:2006-12-07

    CPC classification number: G06F12/0842

    Abstract: 根据本发明的一个实施例,揭示了一种方法:选择高速缓存中多个高速缓存通道的第一个子集,用于存储被识别为高优先级硬件线程的硬件线程,以由与所述高速缓存通信的多线程处理器对所述被识别为高优先级硬件线程的硬件线程进行处理;将高优先级硬件线程分配给所选择的第一个子集;监控被分配给多个高速缓存通道中所选择的第一个子集的高优先级硬件线程的高速缓存使用;以及基于所述监控步骤,如果所述高优先级硬件线程的高速缓存使用超出预定的非活动高速缓存使用门限值,则将所分配的高优先级硬件线程重新分配给所述多个高速缓存通道中的任何高速缓存通道。

    多线程处理器中的性能优先化

    公开(公告)号:CN101313286A

    公开(公告)日:2008-11-26

    申请号:CN200680043761.9

    申请日:2006-12-07

    CPC classification number: G06F12/0842

    Abstract: 根据本发明的一个实施例,揭示了一种方法:选择高速缓存中多个高速缓存通道的第一个子集,用于存储被识别为高优先级硬件线程的硬件线程,以由与所述高速缓存通信的多线程处理器对所述被识别为高优先级硬件线程的硬件线程进行处理;将高优先级硬件线程分配给所选择的第一个子集;监控被分配给多个高速缓存通道中所选择的第一个子集的高优先级硬件线程的高速缓存使用;以及基于所述监控步骤,如果所述高优先级硬件线程的高速缓存使用超出预定的非活动高速缓存使用门限值,则将所分配的高优先级硬件线程重新分配给所述多个高速缓存通道中的任何高速缓存通道。

Patent Agency Ranking