公开(公告)号：CN109661658B

公开(公告)日：2023-07-21

申请号：CN201780053829.X

申请日：2017-09-01

Applicant: 英特尔公司

Inventor： V·伊耶 ,  M·韦格 ,  W·R·哈勒克 ,  R·R·沙阿

IPC: G06F13/42

Abstract: 一种接口适配器，用于识别来自第一通信协议的第一链路层到物理层(LL‑PHY)接口的第一就绪信号，该第一通信协议指示第一协议的物理层准备好接受链路层数据。接口适配器生成与第二通信协议的第二LL‑PHY接口兼容的第二就绪信号，以根据预定义的延迟使链路层数据从第二通信协议的链路层被发送。生成与第一LL‑PHY接口兼容的第三就绪信号，以向第一通信协议的物理层指示要发送链路层数据。接口适配器使用移位寄存器使链路层数据根据预定义的延迟被传递到物理层。

公开(公告)号：CN113434446A

公开(公告)日：2021-09-24

申请号：CN202110724700.5

申请日：2019-04-04

Applicant: 英特尔公司

Inventor： D·达斯夏尔马 ,  M·C·耶恩 ,  P·J·巴拉德瓦杰 ,  B·A·坦南特 ,  M·韦格

IPC: G06F13/40 ,  G06F13/20 ,  G06F13/42

Abstract: 系统、方法和设备可以涉及主机设备，该主机设备包括根复合体、链路和耦合到总线链路的互连协议栈。互连协议栈可以包括复用逻辑和物理层逻辑，复用逻辑用于选择快速外围组件互连(PCIe)上层模式或加速器链路协议上层模式中的一个，PCIe上层模式或加速器链路协议上层模式用于通过链路进行通信，物理层逻辑用于确定与PCIe上层模式或加速器链路协议上层模式中的一者或两者相关联的一个或多个低延迟特征。

公开(公告)号：CN107949995B

公开(公告)日：2021-09-07

申请号：CN201580082665.4

申请日：2015-09-26

Applicant: 英特尔公司

Inventor： V·伊耶 ,  M·韦格 ,  J·T·奥尔

IPC: H04L1/00 ,  H04L1/20 ,  H04L29/06

Abstract: 在物理链路的多个数据线路上接收不同类型的数据。在多个数据线路的至少一部分上接收特定数据，并且在物理链路的线路中的另一线路上接收对应于特定数据的流信号，其中特定数据具有与先前在多个数据线路上发送的其他数据不同的特定类型。流信号包括指示特定数据具有特定类型的码分量以及用于识别在流信号中是否存在位错误的奇偶分量。

公开(公告)号：CN105718390B

公开(公告)日：2018-12-18

申请号：CN201510796006.9

申请日：2015-11-18

Applicant: 英特尔公司

Inventor： M·C·仁 ,  D·达斯夏尔马 ,  M·韦格 ,  V·伊耶

IPC: G06F13/16

Abstract: 在根据存储器访问链路协议的链路上发送数据，以对应于与共享存储器相关联的装载/存储类型操作，且该存储器访问链路协议覆盖另一个不同的链路协议上。发送进入低功率状态的请求，其中该请求包括在令牌的字段中编码的数据值，该令牌指示分组数据的起始，并进一步指示在该令牌之后发送的随后数据是否包括根据另一链路协议和存储器访问链路协议其中之一的数据。

公开(公告)号：CN108052463A

公开(公告)日：2018-05-18

申请号：CN201810011786.5

申请日：2013-12-26

Applicant: 英特尔公司

Inventor： Z·J·吴 ,  M·韦格 ,  D·达斯夏尔马 ,  G·S·帕斯达斯特 ,  A·伊亚萨米 ,  李小贝 ,  R·G·布兰肯希普 ,  R·J·沙弗拉内克

IPC: G06F13/12 ,  G06F13/42 ,  G06F15/173

CPC classification number: G06F13/4282 ,  G06F13/124 ,  G06F13/4273 ,  G06F15/173 ,  Y02D10/14 ,  Y02D10/151

Abstract: 提供了物理层逻辑，用于在物理链路的一个或多个数据通路上接收数据，在物理链路的另一通路上接收有效信号，标识有效信号跟随在一个或多个数据通路上的有效信号的断定之后，以及在物理链路的另一通路上接收流信号，标识一个或多个数据通路上的数据的类型。

公开(公告)号：CN103490997B

公开(公告)日：2017-09-26

申请号：CN201310370083.9

申请日：2009-05-31

Applicant: 英特尔公司

Inventor： M·韦格 ,  J·阿亚诺维奇

IPC: H04L12/701 ,  H04L29/06

CPC classification number: H04L69/22

Abstract: 在一个实施例中，本发明包括一种方法，用于为将从发射机发送的第一分组生成具有操作码字段和前缀专用字段的前缀报头，并从所述发射机处发送具有所述前缀报头的所述分组，其中，所述前缀报头的后面跟着报头。另外，还描述及主张了其它实施例。

公开(公告)号：CN104063290A

公开(公告)日：2014-09-24

申请号：CN201410257505.6

申请日：2014-03-14

Applicant: 英特尔公司

Inventor： M·韦格 ,  S·W·利姆

IPC: G06F11/07

CPC classification number: G06F11/0757 ,  G06F1/3293 ,  G06F11/0745 ,  G06F13/4295 ,  Y02D10/14 ,  Y02D10/151

Abstract: 描述了在链路状态训练序列中用于处理超时的系统、装置和方法。经受链路状态训练的端口的所有模块在进入最低功率状态之前被置为中间状态。

公开(公告)号：CN104050114A

公开(公告)日：2014-09-17

申请号：CN201410158195.2

申请日：2014-03-14

Applicant: 英特尔公司

Inventor： M·韦格 ,  S·W·利姆

IPC: G06F13/16 ,  G06F1/32

CPC classification number: G06F1/3287 ,  G06F1/3253 ,  G06F1/3278 ,  G06F9/4418 ,  G06F13/4295 ,  H04W52/0203 ,  Y02D10/151 ,  Y02D10/157 ,  Y02D70/1222 ,  Y02D70/1226 ,  Y02D70/1242 ,  Y02D70/1262 ,  Y02D70/142 ,  Y02D70/144 ,  Y02D70/164 ,  Y02D70/166

Abstract: 描述了同步端口进入最低功率状态的系统、装置和方法。端口的所有逻辑在进入所述最低功率状态之前被置于中间状态。

公开(公告)号：CN101494616A

公开(公告)日：2009-07-29

申请号：CN200910126711.2

申请日：2009-01-23

Applicant: 英特尔公司

Inventor： M·韦格

IPC: H04L12/56 ,  H04L29/08 ,  H04L1/00

CPC classification number: G06F13/385 ,  G06F13/4269 ,  H04L12/12 ,  Y02D50/30 ,  Y02D50/40

Abstract: 在一个实施例中，本发明包括一种方法，用于从发送端沿着互连通路传输分组给接收端以及在分组断开边界处终止传输分组，该分组断开边界具有比分组的净荷长度小的长度。在这样的终止后，可以传输诸如更高优先级分组这样的另一分组，或者可以将原始分组的余下部分作为另一个分组传输。描述和权利要求中要求了其它实施例。

公开(公告)号：CN119690883A

公开(公告)日：2025-03-25

申请号：CN202411497610.7

申请日：2016-02-22

Applicant: 英特尔公司

Inventor： M·韦格 ,  Z·吴 ,  V·伊耶 ,  G·S·帕斯达斯特 ,  M·S·比利泰拉 ,  I·阿加瓦尔 ,  L·K·郑 ,  S·W·利姆 ,  A·K·尤帕德亚亚

IPC: G06F13/36 ,  G06F13/40

Abstract: 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。