公开(公告)号：CN113176805A

公开(公告)日：2021-07-27

申请号：CN202011013332.5

申请日：2020-09-24

Applicant: 英特尔公司

Inventor： P·乔杜里 ,  A·鲁尼恩 ,  M·德尔 ,  J·奥代尔

IPC: G06F1/12 ,  G06F12/0897 ,  G06T1/20

Abstract: 在外部显示器配置改变时，图形显示器驱动器或任何合适的硬件或软件修改处理器核(例如，图形处理器核)显示器引擎的时钟频率。图形显示器驱动器或任何合适的硬件或软件将核显示器时钟PLL(CDCLK PLL)重新编程为新的频率，而在这种频率改变期间没有任何死时钟。2分频分频器在运行中或动态地改变PLL的频率。该技术可以根本不需要PLL被关闭和再次返回。

公开(公告)号：CN101223534A

公开(公告)日：2008-07-16

申请号：CN200680026117.0

申请日：2006-07-06

Applicant: 英特尔公司

Inventor： D·杨 ,  M·德尔

IPC: G06F21/02

CPC classification number: G06F21/57 ,  G06F13/1668

Abstract: 本发明的实施例通常旨在提供一种用于使处理器总线代理停顿的方法、装置和系统。在一个实施例中，处理器开始建立计算系统的受保护域。与该处理器耦合的处理器总线代理被停顿，以减少对受保护域的建立造成干扰的可能。也描述并声明了其它实施例。

公开(公告)号：CN101137967B

公开(公告)日：2010-12-22

申请号：CN200680007201.8

申请日：2006-02-13

Applicant: 英特尔公司

Inventor： L·克莱因 ,  S·西丹耶拉达那 ,  A·纳韦 ,  E·罗特姆 ,  E·萨姆森 ,  M·德尔

IPC: G06F12/08

CPC classification number: G06F12/0835 ,  G06F2212/1028 ,  Y02D10/13

Abstract: 一种管理功率的系统和方法，用于将处理器置于不可监听状态，其中，所述处理器与系统存储器相关联。当处理器处于不可监听状态时，可以进行控制器和系统存储器之间的一个或多个数据传输。在一个实施例中，在将处理器置于不可监听状态之前，确定处理器已将该处理器的内部高速缓存清除到系统存储器。

公开(公告)号：CN101416137B

公开(公告)日：2011-05-25

申请号：CN200780012370.5

申请日：2007-03-21

Applicant: 英特尔公司

Inventor： M·德尔 ,  D·阿布拉姆森 ,  B·杜切特 ,  K·维迪维卢

IPC: G06F1/00 ,  G06F1/26 ,  G06F13/00

CPC classification number: G06F1/3203 ,  G06F1/3253 ,  Y02D10/151 ,  Y02D50/20

Abstract: 描述用于使具有不一致帧速的多个主机控制器同步的方法、装置和系统。该装置包括第一主机控制器、第二主机控制器和逻辑。第一主机控制器配置成以第一帧速访问存储器。第二主机控制器配置成以不同于第一帧速的第二帧速访问存储器。逻辑耦合到第一和第二主机控制器以便使第一和第二主机控制器的存储器访问以共同帧速同步。还描述其它实施例。

公开(公告)号：CN101137967A

公开(公告)日：2008-03-05

申请号：CN200680007201.8

申请日：2006-02-13

Applicant: 英特尔公司

Inventor： L·克莱因 ,  S·西丹耶拉达那 ,  A·纳韦 ,  E·罗特姆 ,  E·萨姆森 ,  M·德尔

IPC: G06F12/08

CPC classification number: G06F12/0835 ,  G06F2212/1028 ,  Y02D10/13

Abstract: 一种管理功率的系统和方法，用于将处理器置于不可监听状态，其中，所述处理器与系统存储器相关联。当处理器处于不可监听状态时，可以进行控制器和系统存储器之间的一个或多个数据传输。在一个实施例中，在将处理器置于不可监听状态之前，确定处理器已将该处理器的内部高速缓存清除到系统存储器。

公开(公告)号：CN101223534B

公开(公告)日：2010-09-08

申请号：CN200680026117.0

申请日：2006-07-06

Applicant: 英特尔公司

Inventor： D·杨 ,  M·德尔

IPC: G06F21/02

CPC classification number: G06F21/57 ,  G06F13/1668

Abstract: 本发明的实施例通常旨在提供一种用于使处理器总线代理停顿的方法、装置和系统。在一个实施例中，处理器开始建立计算系统的受保护域。与该处理器耦合的处理器总线代理被停顿，以减少对受保护域的建立造成干扰的可能。也描述并声明了其它实施例。

公开(公告)号：CN101416137A

公开(公告)日：2009-04-22

申请号：CN200780012370.5

申请日：2007-03-21

Applicant: 英特尔公司

Inventor： M·德尔 ,  D·阿布拉姆森 ,  B·杜切特 ,  K·维迪维卢

IPC: G06F1/00 ,  G06F1/26 ,  G06F13/00

CPC classification number: G06F1/3203 ,  G06F1/3253 ,  Y02D10/151 ,  Y02D50/20

Abstract: 描述用于使具有不一致帧速的多个主机控制器同步的方法、装置和系统。该装置包括第一主机控制器、第二主机控制器和逻辑。第一主机控制器配置成以第一帧速访问存储器。第二主机控制器配置成以不同于第一帧速的第二帧速访问存储器。逻辑耦合到第一和第二主机控制器以便使第一和第二主机控制器的存储器访问以共同帧速同步。还描述其它实施例。