-
公开(公告)号：CN109643463A
公开(公告)日：2019-04-16
申请号：CN201780050323.3
申请日：2017-07-19
Applicant: 英特尔公司
CPC classification number: G06T1/60 , G06T1/20 , G06T2207/20016
Abstract: 本文描述的实施例使得能够使用Hi-Z数据来预设图形处理器的分级式Z单元，该Hi-Z数据是由在通用处理器上执行遮挡剔除操作生成的。一个实施例提供了用于致使以下操作的指令，这些操作包括：经由通用处理器来对场景执行遮挡剔除；以及存储所生成的分级式Z数据。在遮挡剔除操作期间生成的分级式Z数据可以与图形处理器共享并且用于预设图形处理器的分级式Z单元。然后，在预设分级式Z单元之后，可以使用分级式Z数据来渲染场景的至少一部分，从而提高图形处理器针对场景的分级式Z操作的有效性。
-
公开(公告)号：CN104113757B
公开(公告)日：2018-06-26
申请号：CN201410160631.X
申请日：2014-04-21
Applicant: 英特尔公司
IPC: H04N19/423 , H04N19/15 , H04N19/176 , H04N19/186
CPC classification number: G06T1/60 , G06T11/001 , G06T11/40
Abstract: 根据一些实施方式，可以维护掩码或表以便记录关于在块内的每一像素是否已被清除的信息。在此所使用的，“已清除”块是不被任何其他所描绘的物体所覆盖的块。清除掩码可以每个像素或样本存储1比特，以便指示该像素或样本是包含颜色值还是已被清除。结果，在一些实施方式中，对于部分覆盖的块，可以提高压缩率。
-
公开(公告)号：CN103518227B
公开(公告)日：2017-09-15
申请号：CN201280020404.6
申请日：2012-04-26
Applicant: 英特尔公司
Inventor： M·安德森 , T·G·阿凯奈-莫勒 , J·N·哈塞尔格林
CPC classification number: H04N13/161 , G06T9/004 , G06T15/405
Abstract: 深度缓冲器压缩方案使用双线性补片作为深度的预测器。该方案针对用随机模糊栅格化呈现的场景的压缩。片段瓦片可以分裂成两个或更多区域，并且可以使较高次的函数适于每一区域。然后，将残差作为△校正来存储。
-
公开(公告)号：CN104025155A
公开(公告)日：2014-09-03
申请号：CN201180076154.3
申请日：2011-12-29
Applicant: 英特尔公司
Inventor： T·G·阿凯奈-莫勒 , J·K·尼尔森 , M·安德森 , J·N·哈塞尔格林
IPC: G06T9/00
CPC classification number: G06T15/405 , G06T9/00 , G09G2320/0261 , G09G2320/10 , G09G2340/02 , H04N19/597
Abstract: 根据一些实施例，可以基于多种考虑可变地改变分配给深度压缩的比特数量。结果，可以以更有效的方式压缩深度数据。
-
公开(公告)号：CN103546158A
公开(公告)日：2014-01-29
申请号：CN201310118911.X
申请日：2013-04-08
Applicant: 英特尔公司
Inventor： J·N·哈塞尔格林 , M·安德森 , J·K·尼尔森 , T·G·阿凯奈-莫勒
IPC: H03M7/30
CPC classification number: G06F17/30312 , G06T9/00 , G09G2340/02 , G09G2360/122
Abstract: 本发明提供一种压缩深度高速缓存。深度高速缓存在可能时按照压缩格式来保持深度数据。这包括更灵活的高速缓存实现方式，其中根据块可被压缩或不可被压缩，块可占据变化量的高速缓存行。一些实施例的深度高速缓存的一个优点是有效高速缓存大小随着压缩比成比例地增大。在一些实施例中，与在高速缓存之后的压缩数据的系统相比，可减小存储器带宽。替代地，与高速缓存之后的压缩器相比，在相等或更高的性能下，高速缓存之前的压缩可将有效高速缓存大小提高两倍或更多倍。
-
Patent Agency Ranking
公开(公告)号：CN108292220B
公开(公告)日：2024-05-28
申请号：CN201680070403.0
申请日：2016-11-18
Applicant: 英特尔公司
Abstract: 描述了用于加速图形分析的装置和方法。例如，处理器的一个实施例包括：指令取出单元，用于取出包括集合交和集合并操作的程序代码；图形加速器单元(GAU)，用于执行该程序代码的、与集合交和集合并操作有关的至少第一部分，并生成结果；以及执行单元，用于使用从GAU提供的结果来执行该程序代码的至少第二部分。
-
公开(公告)号：CN108351786A
公开(公告)日：2018-07-31
申请号：CN201680066743.6
申请日：2016-11-14
Applicant: 英特尔公司
IPC: G06F9/38
CPC classification number: G06F9/30192 , G06F9/30021 , G06F9/30029 , G06F9/30032 , G06F9/30036 , G06F9/30145
Abstract: 一种处理装置，包括排序模块，所述排序模块向多个元素中的每一个加上寄存器组中的相应位置的位置值，从而在相应位置中产生多个经变换元素。所述多个元素包括多个位。所述排序模块将所述多个经变换元素中的每一个与自身以及彼此进行比较。所述排序模块还基于所述比较向所述多个经变换元素中的每一个分配启用指示符或禁用指示符之一。进一步地，所述排序模块对向所述多个经变换元素中的每一个分配的所述启用指示符的数量进行计数以生成所述多个元素的经排序序列。
-
-
公开(公告)号：CN104025155B
公开(公告)日：2017-07-25
申请号：CN201180076154.3
申请日：2011-12-29
Applicant: 英特尔公司
Inventor： T·G·阿凯奈-莫勒 , J·K·尼尔森 , M·安德森 , J·N·哈塞尔格林
IPC: G06T9/00
CPC classification number: G06T15/405 , G06T9/00 , G09G2320/0261 , G09G2320/10 , G09G2340/02 , H04N19/597
Abstract: 根据一些实施例，可以基于多种考虑可变地改变分配给深度压缩的比特数量。结果，可以以更有效的方式压缩深度数据。
-
公开(公告)号：CN104113757A
公开(公告)日：2014-10-22
申请号：CN201410160631.X
申请日：2014-04-21
Applicant: 英特尔公司
IPC: H04N19/423 , H04N19/15 , H04N19/176 , H04N19/186
CPC classification number: G06T1/60 , G06T11/001 , G06T11/40
Abstract: 根据一些实施方式，可以维护掩码或表以便记录关于在块内的每一像素是否已被清除的信息。在此所使用的，“已清除”块是不被任何其他所描绘的物体所覆盖的块。清除掩码可以每个像素或样本存储1比特，以便指示该像素或样本是包含颜色值还是已被清除。结果，在一些实施方式中，对于部分覆盖的块，可以提高压缩率。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.027 seconds)
